校准电路、存储器及校准方法与流程-j9九游会真人

1.本公开涉及但不限于一种校准电路、存储器及校准方法。


背景技术：

2.在诸如动态随机存取存储器(dynamic random access memory，dram)等集成电路中，集成电路中的某些电阻会受到工艺、电压、温度(process，voltage,temperature，pvt)的影响而发生变化。
3.为解决上述问题，需要校准电路来进行电阻阻值的校准，校准电路通常是响应于校准命令或者周期性地进行电阻阻值的校准，无法满足精准的校准需求。


技术实现要素：

4.以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
5.本公开提供一种校准电路、存储器及校准方法。
6.根据本公开实施例的第一方面，提供一种校准电路，所述校准电路包括：
7.校准电阻模块，所述校准电阻模块的输出电压随第一参数变化，所述第一参数包括所述校准电路的制造工艺、供电电压和工作温度中的至少一项；
8.参考电压生成模块，用于接收第一比较信号，生成对应的参考电压；
9.比较模块，耦接所述校准电阻模块和所述参考电压生成模块，用于比较所述输出电压和所述参考电压，并生成所述第一比较信号。
10.根据本公开的一些实施例，所述参考电压生成模块包括串联的多个第一电阻，
11.每个所述第二电阻的两端分别串联一个开关，当所述第二电阻两端的所述开关均闭合时，所述第一电阻处于短路状态。
12.根据本公开的一些实施例，所述参考电压生成模块还包括：
13.第一代码生成器，被配置为响应于所述第一比较信号生成第一控制码信号，所述第一控制码信号用于控制各个所述开关的通断。
14.根据本公开的一些实施例，所述比较模块包括：
15.比较器，所述比较器的输入端接收所述输出电压和所述参考电压，输出端连接计数器，被配置为比较所述输出电压和所述参考电压，以输出第二比较信号；
16.所述计数器的输出端耦接所述参考电压生成模块，被配置为响应于所述第二比较信号进行计数，以生成所述第一比较信号。
17.根据本公开的一些实施例，所述校准电路还包括：
18.锁存器，所述锁存器的输入端与所述比较模块耦接，所述锁存器的输出端耦接内部电路，被配置为响应于所述第一比较信号的变化，锁存所述第一比较信号并在对应时间输出至所述内部电路。
19.根据本公开的一些实施例，所述校准电阻模块包括若干个并联的校准子电阻模
块，所述校准子电阻模块包括串联连接的晶体管和第二电阻，若干个所述晶体管均配置为用于根据初始校准信号对应开启或关闭，生成初始输出电压。
20.根据本公开的一些实施例，所述参考电压生成模块还包括根据初始校准信号生成初始参考电压，所述初始参考电压与所述初始输出电压相等。
21.根据本公开的一些实施例，所述校准电路还包括第三电阻，所述第三电阻与校准电阻模块耦接，所述第三电阻的阻值为
±
1％精度的240欧姆电阻。
22.根据本公开的一些实施例，所述晶体管的第一端连接电源端，所述晶体管的第二端连接所述第二电阻的一端，所述晶体管的控制端接收所述初始校准信号，所述第二电阻的另一端与所述第三电阻耦接。
23.根据本公开的一些实施例，所述晶体管的第一端连接接地端，所述晶体管的第二端连接所述第二电阻的一端，所述晶体管的控制端接收所述初始校准信号，所述第二电阻的另一端与所述第三电阻耦接。
24.本公开的第二方面提供一种存储器，包括控制器和如上所述的校准电路，所述控制器用于向所述校准电路发送校准控制信号。
25.本公开的第三方面提供一种校准方法，所述校准方法包括：
26.在第一时间内，校准电路根据初始校准信号，调节校准电阻模块的阻抗，生成初始输出电压，
27.在第二时间内，所述校准电阻模块的输出电压随第一参数变化，所述校准电路根据第一比较信号生成对应的参考电压，所述第一参数包括所述校准电路的制造工艺、供电电压和工作温度中的至少一项；
28.比较所述输出电压和所述参考电压，生成所述第一比较信号。
29.根据本公开的一些实施例，所述校准电路的参考电压生成模块包括串联的多个第二电阻，每个所述第二电阻的两端分别串联一个开关；
30.所述校准电路根据第一比较信号生成对应的参考电压，包括：
31.根据所述第一比较信号，生成第二控制码信号；
32.所述多个开关对应接收所述第二控制码信号，各所述开关根据接收到的所述第二控制码信号控制各自的通断。
33.根据本公开的一些实施例，在所述校准电路根据第一比较信号生成对应的参考电压之前，所述校准方法还包括：
34.所述校准电路根据所述初始校准信号生成对应的初始参考电压，所述初始参考电压与所述初始输出电压相等。
35.根据本公开的一些实施例，所述校准电路的参考电压生成模块包括串联的多个第二电阻，每个所述第二电阻的两端分别串联一个开关；
36.所述校准电路根据所述初始校准信号生成对应的初始参考电压，包括：
37.根据所述初始校准信号，确定第二控制码信号；
38.所述多个开关对应接收所述第二控制码信号，各所述开关根据接收到的所述第二控制码信号控制各自的通断。
39.本公开实施例所提供的校准电路中，设置有参考电压生成模块和比较模块，参考电压生成模块能够根据第一比较信号生成参考电压，比较模块能够比较输出电压和参考电
压，并生成第一比较信号，如此，第一比较信号能够反映出校准电阻模块中的电阻的阻值实时变化情况，进而反映出pvt的实时变化情况，以满足更精准的校准需求。
40.在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
41.并入到说明书中并且构成说明书的一部分的附图示出了本公开的实施例，并且与描述一起用于解释本公开实施例的原理。在这些附图中，类似的附图标记用于表示类似的要素。下面描述中的附图是本公开的一些实施例，而不是全部实施例。对于本领域技术人员来讲，在不付出创造性劳动的前提下，可以根据这些附图获得其他的附图。
42.图1和图2示出一些实例中的校准方案的电路结构示意图；
43.图3示出校准时序图；
44.图4示出根据一示例性实施例示出的校准电路的结构示意图；
45.图5示出根据一示例性实施例示出的校准电路的电路结构图；
46.图6示出根据一示例性实施例示出的校准电路中的参考电压生成模块的电路结构图；
47.图7示出根据一示例性实施例示出的校准方法的流程图；
48.图8示出根据一示例性实施例示出的校准方法的流程图。
49.图中：100、校准电阻模块；110、校准子电阻模块；111、晶体管；112、第二电阻；120、第三电阻；200、参考电压生成模块；210、第一电阻；220、开关；230、第一代码生成器；300、比较模块；310、比较器；320、计数器；400、锁存器。
具体实施方式
50.为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
51.ddr(double data rate，双倍速率)内存对工作环境要求较高，如果先前发出的信号不能被电路终端完全吸收掉而在电路上形成反射现象，就会对后面信号的影响造成运算出错，因此需要通过采用终结电阻来解决这个问题，所谓终结，就是让信号被电路的终端吸收掉，而不会在电路上形成反射，造成对后面信号的影响。由于每根数据线至少需要一个终结电阻，这意味着每个ddr主板上需要大量的终结电阻，这也无形中增加了主板的生产成本，而且由于不同的内存模组对终结电阻的要求不可能完全一样，也造成了所谓的“内存兼容性问题”。
52.基于此，提出了odt(on-dietermination，片内终结)的方案，即将终结电阻移植到了芯片内部，主板上不再有端接电路，如此，可以产生更干净的信号品质，从而产生更高的内存时钟频率速度，还可以简化主板的设计，降低主板成本，而且，终结电阻可以和内存颗粒的特性相符，从而减少内存与主板的兼容性问题。
53.由于终结电阻会受到工艺、电压、温度(process，voltage，temperature，pvt)的影
响而发生变化，因此需要zq校准(zq calibration)电路来对终结电阻进行校准。图1示出了一些示例中的校准方案，该校准方案使用阻抗匹配来设定集成电路的芯片上的阻抗以便匹配芯片外电阻器。参照图1，通常校准方案涉及在正供电电压vdd与芯片外电阻器r
zq
之间连接上拉电路1。供电电压vdd和vss分别指代被用于集成电路的输入-输出(i/o)电路的正供电电压和参考供电电压。如图1所示，参考供电电压vss可以是接地电压。
54.通过改变逻辑状态以改变上拉电路1中的导通的晶体管的数目或者通过改变上拉电路的偏置电压来调节上拉电路1的强度，直到上拉电路1与芯片外电阻器r
zq
之间的节点zq处的电压等于提供到集成电路的参考电压vref为止。该参考电压通常是供电电压vdd的一半，也就是说vref＝1/2vdd。在该情况下，上拉电路1的阻抗将等于芯片外电阻器r
zq
的阻抗。具体地，由于芯片外电阻器r
zq
和上拉电路1的电压是相等的(即1/2*vdd)，并且由于芯片外电阻器r
zq
和上拉电路1串联连接，因此通过芯片外电阻器r
zq
和上拉电路1的电流也是相等的。基于欧姆定律(电阻r＝v/i)，上拉电路1和芯片外电阻器r
zq
的电阻因此也是相等的。
55.为了设定下拉电路的阻抗，如图2所示，针对上拉电路1的最终逻辑状态或偏置条件被应用到与下拉电路2串联连接的镜像上拉电路3，镜像上拉电路3为上拉电路1的镜像电路。在镜像上拉电路3的阻抗基于所应用的偏置条件被设定成等于芯片外电阻器r
zq
的情况下，镜像上拉电路3可以随后被用来使用相同的阻抗匹配原理校准下拉电路2。也就是说，调节下拉电路2的阻抗，直到共同节点4处的电压等于作为供电电压vdd的一半的参考电压vref为止。然后，下拉电路2的阻抗匹配镜像上拉电路3的阻抗，并且二者都被设定成等于芯片外电阻器r
zq
的阻抗。在如此校准上拉电路1和下拉电路2的情况下，该电路的逻辑状态或偏置条件被存储，例如存储为包括了多个晶体管开关状态的校准控制码，并且随后可以将这些校准控制码用来把终结电阻设定到目标值。
56.然而，上述的校准方案中，zq校准电路响应于校准命令或者周期性地进行电阻阻值的校准，在完成一次校准后、下一次校准之前的时间段内，例如图3中的t
间隔
这个时间段内，始终是采用一个确定的校准控制码，而在这个时间段内，pvt仍然会影响某些电路性能，导致阻抗的校准存在不准确性。
57.基于此，本公开实施例提供了一种校准电路，通过比较模块比较输出电压和参考电压，并生成第一比较信号，参考电压生成模块能够根据第一比较信号生成参考电压，如此，第一比较信号能够反映出校准电阻模块中的电阻的阻值实时变化情况，进而反映出pvt的实时变化情况，以满足更精准的校准需求。
58.本公开示例性的实施例中提供一种校准电路，如图4所示，该校准电路包括校准电阻模块100、参考电压生成模块200和比较模块300。其中，校准电阻模块100的输出电压随第一参数变化，第一参数包括校准电路的制造工艺、供电电压和工作温度中的至少一项，即校准电阻模块100的输出电压的变化能够反映出校准电阻模块100中的电阻的阻值的实时变化情况。参考电压生成模块200用于接收第一比较信号，生成对应的参考电压。比较模块300耦接校准电阻模块100和参考电压生成模块200，用于比较输出电压和参考电压，并生成第一比较信号。
59.本实施例中，参考电压生成模块200能够根据第一比较信号生成对应的参考电压，比较模块300能够比较校准电阻模块100的输出电压和参考电压生成模块200的参考电压，并生成第一比较信号，如此，第一比较信号能够反映出校准电阻模块100中的电阻的阻值实
时变化情况，进而反映出pvt的实时变化情况，以满足更精准的校准需求。可以将第一比较信号应用于对pvt变化敏感的电路，例如应用于高速接口电路。
60.可以理解的，本公开提供的校准电路可以应用于对odt中的终结电阻的校准，也可以用于芯片内部其他电阻的校准，本公开对此不作限制。
61.本公开一示例性实施例中，如图5所示，校准电阻模块100包括若干个并联的校准子电阻模块110，校准子电阻模块110包括串联设置的晶体管111和第二电阻112，晶体管111均配置为用于接收初始校准信号，并根据初始校准信号对应开启或关闭，从而生成初始输出电压。
62.可以理解的，初始校准信号可以是芯片中原有的zq校准电路完成一次zq校准之后生成的校准控制码信号，该校准控制码信号直接输入至各晶体管111，例如，将校准电阻模块100与zq校准电路中的校准电阻网络镜像设置，或者是直接与zq校准电路共用该校准电阻模块。在其他实施例中，校准电阻模块100与zq校准电路中的校准电阻网络不同，则需要根据校准控制码信号生成与校准电阻模块100相适配的第三控制码信号，只要满足使得完成一次zq校准的时刻，校准电阻模块100的输出电压与zq校准电路的输出电压(例如图1所示的节点zq处的电压)相等即可。
63.本实施例中，可将初始输出电压与参考电压对比，以反映出完成一次zq校准的时刻之后，校准电阻模块100内的电阻首次发生变化的情况。示例性地，参考电压生成模块200还包括根据初始校准信号生成初始参考电压，初始参考电压与初始输出电压相等，如此，在完成一次zq校准之后，当参考电压发生变化时，比较模块300即可检测出参考电压的变化。
64.一些实施例中，校准子电阻模块110为一个，此时，可通过改变晶体管111的栅极电压，来改变该晶体管111的偏置程度，进而改变该晶体管111的阻值，这些实施例中，初始校准信号用于表征晶体管111的栅极电压值。另一些实施例中，校准子电阻模块110为多个，此时，可通过改变各个晶体管111的开关状态以及偏置程度，来改变多个晶体管111形成的电阻网络的阻值，这些实施例中，初始校准信号用于表征各个晶体管111的开关状态和/或各个晶体管111的栅极电压值。
65.示例性地，各晶体管111为pmos管，晶体管111的第一端连接电源端，晶体管111的第二端连接第二电阻112，晶体管111的控制端接收初始校准信号。晶体管111的第一端可以为源极或漏极，则第二端为漏极或源极。初始校准信号作用于各个pmos管的栅极，从而控制各个pmos管的导通/截止状态，示例性地，pmos管的数量为8个，校准信号为【0，0，0，0，0，1，1，1】，则8个pmos管中的5个pmos管处于导通状态，3个pmos管处于截止状态。当然，可以理解的，晶体管111也可以是nmos。
66.在一个示例性实施例中，校准电路还包括第三电阻120，第三电阻120与校准电阻模块100耦接，第三电阻120为高精度的参考电阻，也称为标准电阻，示例性地，第三电阻120的阻值为
±
1％精度的240欧姆电阻，由于第三电阻120具有较高的精度，受pvt的影响较小，以提供准确的参考电阻。参考图5，晶体管111的第一端连接电源端，晶体管111的第二端连接第二电阻112的一端，晶体管111的控制端接收初始校准信号，第二电阻112的另一端与第三电阻120耦接，例如与第三电阻120的一端连接，第三电阻120的另一端连接接地端。也可以是，晶体管111的第一端连接接地端，晶体管111的第二端连接第二电阻112的一端，第二电阻112的另一端与第三电阻120耦接，例如与第三电阻120的一端连接，第三电阻120的另
一端连接电源端。示例性地，上述的校准电阻模块100的输出电压为第二电阻112与第三电阻120之间的节点a的电压。
67.一示例性实施例中，参考电压生成模块200包括设置在电源端和地端之间的多个分压元件，通过控制接入电路的分压元件的数量，能够控制参考电压生成模块200的参考电压输出节点b的输出电压。示例性地，如图6所示，参考电压生成模块200包括串联的多个第一电阻210，每个第一电阻210的两端分别串联一个开关220，当第一电阻210两端的开关220均闭合时，第一电阻210处于短路状态，如此，通过控制第一电阻210两端的开关220的打开和关闭，即可控制接入电路的第一电阻210的数量，从而改变参考电压生成模块200输出的参考电压。例如，开关220的第一端分别连接至两个相邻的第一电阻210之间的节点，每个开关220的第二端均连接至参考电压输出节点b，参考电压输出节点b与比较模块300连接，以向比较模块300输出参考电压。
68.本实施例中，可以直接将初始校准信号输入参考电压生成模块200，多个开关220响应于初始校准信号进行开关动作，以使得参考电压输出节点b的电压与节点a的初始输出电压相等。示例性地，初始校准信号仅用于控制各个晶体管111的导通和关断，即当晶体管111导通时，各晶体管111接入电路的阻值均相等。将各个第一电阻210的阻值也设置为相等，开关220的数量与晶体管111的数量相同。如此，通过对第一电阻210的阻值设定，即可直接利用初始校准信号控制各个开关220的通断。例如，晶体管111和开关220的数量均为8个，初始校准信号为用于控制晶体管111开关的控制码【0，0，0，0，0，1，1，1】，其中“0”代表低电平，“1”代表高电平，则可以直接将该控制码应用于对各个开关220的通断控制，即，各个开关220依次分时接收上述的控制码【0，0，0，0，0，1，1，1】，以分别响应于接收到的高电平或低电平进行动作，使得参考电压输出节点b的电压与节点a的电压相等。
69.在其他实施例中，也可以是对初始校准信号进行相应转化，示例性地，参考电压生成模块200还包括第二代码生成器(图中未示出)，被配置为响应于初始校准信号生成第二控制码信号，第二控制码信号用于控制各个开关220的通断，只要能够使得参考电压输出节点b的电压与节点a的电压相等即可。如此，可对第一电阻210以及开关220的数量进行灵活设置，且各个第一电阻210的阻值也可以是不同的，从而调整生成的参考电压的变化梯度，使得参考电压的调节更加灵活。
70.比较模块300用于比较校准电阻模块100的输出电压和参考电压生成模块200的参考电压两者之间的大小，从而生成第一比较信号，以表征校准电阻模块100中的电阻阻值变化情况。示例性地，晶体管111的导通电阻ron的计算公式如下：
[0071][0072]
其中，w代表晶体管的沟道宽度；
[0073]
l代表晶体管的沟道长度；
[0074]
μp代表空穴的迁移率(对应pmos是空穴，nmos就应该是μn)；
[0075]
cox代表晶体管的栅氧化层的厚度；
[0076]
vdd代表饱和电压；
[0077]
vth代表晶体管导通的阈值电压。
[0078]
由上述公式可知，当pvt发生变化时，ron也随之发生变化。
[0079]
第三电阻120的阻值通常为240ω，在zq校准电路完成一次zq校准后，zq校准电路中的校准电阻网络状态即锁定不变，即在完成一次zq校准，向校准电阻模块100发送初始校准信号时，初始输出电压即节点a的电压va的计算公式如下：
[0080][0081]
其中，rtt＝ron r，r为第二电阻112的阻值。
[0082]
在完成一次zq校准之后，当pvt发生变化时，ron也随之发生变化，进而输出电压也会发生变化，而当前参考电压生成模块200生成的初始参考电压与一次zq校准时节点a的电压相等，此时，输出电压与参考电压不相等，从而生成第一比较信号。根据第一比较信号可以确定ron的变化情况，例如，当第一比较信号表征为输出电压大于参考电压时，则说明rtt减小，r不变的情况下，说明ron的阻值减小，而当第一比较信号表征为输出电压小于参考电压时，则说明rtt增大，r不变的情况下，说明ron的阻值增大。
[0083]
在一示例性实施例中，如图5所示，比较模块300包括比较器310和计数器320，比较器310的输入端接收输出电压和参考电压，输出端连接计数器320，比较器310被配置为比较输出电压和参考电压，以输出第二比较信号，计数器320的输出端耦接参考电压生成模块200，计数器320被配置为响应于第二比较信号进行计数，以生成第一比较信号。示例性地，如图5所示，比较器310的第一输入端连接校准电阻模块100与第三电阻120之间的结点即节点a，比较器310的第二输入端连接参考电压生成模块200的参考电压输出结点b，比较器310的输出端连接计数器320，当节点a和参考电压输出节点b的电压不相等时，比较器310会输出第二比较信号，计数器320可以响应于第二比较信号而执行计数操作以生成第一比较信号。
[0084]
示例性地，当一次zq校准结束时，rtt的值一般会设定到240ω～240/4ω，则参考电压的初始值也随校准信号设置到对应值(例如，当rtt设定到240ω时，节点a点的电压为0.5*vdd，则参考电压输出节点b点的初始值也设定到0.5*vdd)。假设节点a的电压降低到vq，意味着rtt阻值变大，则比较器310比较输出第二比较信号，计数器320响应于第二比较信号而执行计数动作。
[0085]
为了保证比较模块300能够在校准间隔期间始终监控到pvt变化，参考电压生成模块200还实时地根据第一比较信号产生对应的参考电压，使得参考电压输出节点b的电压与变化后的节点a的电压相等，以使得节点a再次发生变化时，比较器310仍能够检测到节点a的电压变化情况，并通过第一比较信号准确反映校准电阻模块100的电阻的变化信息，进而能够始终监控到pvt变化情况。
[0086]
一示例性实施例中，如图5所示，参考电压生成模块200还包括第一代码生成器230，被配置为用于响应于第一比较信号生成第一控制码信号，第一控制码信号用于控制各个开关220的通断，从而响应于第一比较信号调节接入电路的第一电阻210的数量，进而调节参考电压输出节点b的电压。示例性地，计数器320执行计数操作，从而增加或减少第一控制码信号，当计数器320输出第一比较信号时，第一代码生成器230响应于第一比较信号调节第一控制码信号，例如对第一控制码信号执行加1或减1操作，第一控制码信号对接入电路的第一电阻210的数量进行调节，以改变参考电压输出节点b的电压，完成一次调节后，比较器310继续比较节点a和参考电压输出节点b的电压，若两者相等，则不输出第二比较信
号，若两者不相等，则继续输出第二比较信号，使得计数器320响应于第二比较信号输出第一比较信号，以便继续对第一控制码信号执行加1或减1操作，从而继续改变参考电压输出节点b的电压，直至参考电压输出节点b的电压与节点a的电压相等。如此，使得第一比较信号能够反映出校准电阻模块100的电阻的动态变化情况。
[0087]
以开关220为6个，第一电阻210为7个为例，对上述过程进行具体说明，开关220可以为晶体管，也可以为金属开关元件，第一控制码信号和第二控制码信号可以用于控制开关220的通断，示例性地，开关220配置为响应于高电平而导通，响应于低电平而关断，第二控制码信号为【0，0，0，0，1，1】，则前四个开关220处于关断状态，后两个开关220处于导通状态，前5个第一电阻210以及后1个第一电阻210接入电路，此时参考电压输出节点b的电压vb＝1/6vdd。当节点a的电压va增大时，比较器310输出高电平作为第二比较信号，计数器320响应于第二比较信号执行计数操作，生成第一比较信号，第一代码生成器230响应于第一比较信号调节第一控制码信号，从而对第一控制码信号执行加1操作，使得第一控制码信号变为【0，0，0，1，1，1】，则前三个开关220处于关断状态，后三个开关220处于导通状态，前4个第一电阻210以及后1个第一电阻210接入电路，此时参考电压输出节点b的电压vb变为1/5vdd，若va与vb相等，则比较器310不再生成第二比较信号，若va仍然大于vb，则比较器310继续生成第二比较信号，从而继续对vb进行调整。
[0088]
本公开一示例性实施例中，如图5所示，进一步地，校准电路还包括锁存器400，锁存器400的输入端与比较模块300耦接，锁存器400的输出端耦接内部电路，被配置为响应于第一比较信号的变化，锁存第一比较信号并在对应时间输出至内部电路，内部电路例如对pvt比较敏感的电路，为内部电路提供精准的参考依据。
[0089]
本公开实施例所提供的校准电路中，设置有参考电压生成模块200和比较模块300，参考电压生成模块200能够根据第一比较信号生成参考电压，比较模块300能够比较输出电压和参考电压，并生成第一比较信号，如此，第一比较信号能够反映出校准电阻模块100中的电阻的阻值实时变化情况，进而反映出pvt的实时变化情况，以满足更精准的校准需求。
[0090]
本公开示例性的实施例中提供一种存储器，包括控制器以及如上所述的校准电路，控制器用于向校准电路发送校准控制信号，例如，控制器向校准电路发送初始校准信号。存储器例如为同步动态随机存取内存sdram(synchronous dynamic random-access memory，sdram)。当然，存储器也可以为其他类型，本公开对此不作限制。示例性地，该存储器包括片内终结电路，校准电路用于对片内终结电路进行输出阻抗校准。
[0091]
本公开示例性的实施例中提供一种校准方法，如图7所示，校准方法包括如下步骤：
[0092]
s100：在第一时间内，校准电路根据初始校准信号，调节校准电阻模块的阻抗，生成初始输出电压。
[0093]
示例性地，第一时间为zq校准电路进行zq校准的时间，在该时间段内，校准电路能够根据初始校准信号调节校准电阻模块的阻抗，从而生成初始输出电压。初始校准信号可以是芯片中原有的zq校准电路完成一次zq校准之后生成的校准控制码信号，直接根据该校准控制码信号生成初始参考电压。在其他实施例中，也可以根据校准控制码信号生成第三控制码信号，只要满足使得完成一次zq校准的时刻，生成的初始参考电压与当前校准电路
中的电阻情况相匹配即可。
[0094]
s200、在第二时间内，校准电阻模块的输出电压随第一参数变化，校准电路根据第一比较信号生成对应的参考电压，第一参数包括校准电路的制造工艺、供电电压和工作温度中的至少一项。
[0095]
示例性地，zq校准电路每间隔预定时间进行一次zq校准，生成校准信号，相邻的两次zq校准之间的时间间隔即为第二时间。该步骤中，在第二时间内，根据第一比较信号生成对应的参考电压，以保证后续步骤中始终能够检测到输出电压的变化情况。
[0096]
s300：比较输出电压和参考电压，生成第一比较信号。
[0097]
在第二时间内，对输出电压(例如前述的第一节点电压)和参考电压进行比较，生成第一比较信号，第一比较信号能够反映出校准电路的输出电压的变化情况，从而反映出校准电路中的电阻变化情况，进而反映出pvt的实时变化情况，以满足更精准的校准需求。可以将第一比较信号应用于对pvt变化敏感的电路，例如应用于高速接口电路。
[0098]
在校准电路的参考电压生成模块包括串联的多个第一电阻，每个第一电阻的两端分别串联一个开关的实施例中，如图8所示，步骤s200具体包括如下步骤：
[0099]
s210、根据第一比较信号，生成第一控制码信号；
[0100]
s220、多个开关分时接收第一控制码信号，各开关根据接收到的第一控制码信号控制各自的通断。
[0101]
本实施例中，根据第一比较信号生成第一控制码信号，第一控制码信号用于控制各个开关的通断，从而响应于第一比较信号调节接入电路的第一电阻的数量，进而调节参考电压。示例性地，响应于第一比较信号发生变化，增加或减少第一控制码信号，例如对第一控制码信号执行加1或减1操作，第一控制码信号对接入电路的第一电阻的数量进行调节，以改变参考电压，完成一次调节后，若校准电阻模块的输出电压和参考电压相等，则不再生成第一比较信号，若两者不相等，则继续输出第一比较信号，以便继续对第一控制码信号执行加1或减1操作，从而继续改变参考电压，直至输出电压和参考电压相等。如此，使得第一比较信号能够反映出校准电阻模块的电阻动态变化情况。
[0102]
本实施例中，为了保证校准电路能够在校准间隔期间始终监控到pvt变化，校准电路实时地根据第一比较信号产生对应的参考电压，使得输出电压和参考电压相等，以使得校准电路的输出电压再次发生变化时，校准电路仍能够检测到输出电压的电压变化情况，并通过第一比较信号准确反映校准电阻模块的电阻变化信息，进而能够始终监控到pvt实时变化情况。
[0103]
本公开一示例性实施例中，在校准电路根据第一比较信号生成对应的参考电压之前，校准方法还包括：
[0104]
校准电路根据初始校准信号生成对应的初始参考电压，初始参考电压与初始输出电压相等。
[0105]
本实施例中，根据初始校准信号生成对应的初始参考电压，如此，在后续的比较步骤中，可将初始输出电压与初始参考电压对比，以能够反映出完成一次zq校准的时刻之后，校准电阻模块100内的电阻首次发生变化的情况。
[0106]
在校准电路的参考电压生成模块包括串联的多个第一电阻，每个第一电阻的两端分别串联一个开关的实施例中，校准电路根据初始校准信号生成对应的初始参考电压，包
括：
[0107]
根据初始校准信号，确定第二控制码信号；
[0108]
多个开关对应接收第二控制码信号，各开关根据接收到的第二控制码信号控制各自的通断。
[0109]
本实施例中，根据初始校准信号生成用于控制各开关的通断状态的第二控制码信号，由于需要控制多个开关的通断状态，多个开关需要分时接收第二控制码信号，例如，第二控制码信号为一个序列，该序列中包括分别用于控制各个开关的开关信号，按序列的时序，将各个开关信号依次输入各个开关，从而实现对各个开关的控制。
[0110]
示例性地，以开关为6个，第二电阻为7个为例，对上述过程进行具体说明，开关配置为响应于高电平而导通，响应于低电平而关断，第二控制码信号为【0，0，0，0，1，1】，则依次向前四个开关输入开关信号“0”，之后依次向后两个开关输入开关信号“1”，从而使得前四个开关处于关断状态，后两个开关处于导通状态，前5个第二电阻以及后1个第一电阻接入电路。
[0111]
本公开是参照根据本公开实施例的方法、装置(设备)和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
[0112]
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
[0113]
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
[0114]
在本公开中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括
……”
限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。
[0115]
尽管已描述了本公开的优选实施例，但本领域技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本公开范围的所有变更和修改。
[0116]
显然，本领域技术人员可以对本公开进行各种改动和变型而不脱离本公开的精神和范围。这样，倘若本公开的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开的意图也包含这些改动和变型在内。