像素排布结构、显示面板、显示装置及掩膜组件的制作方法-j9九游会真人

1.本技术涉及显示设备技术领域，尤其涉及一种像素排布结构、显示面板、显示装置及掩膜组件。


背景技术：

2.有机发光二极管(organic light-emitting diode；oled)是主动发光器件。与传统的液晶显示(liquid crystal display；lcd)显示方式相比，oled显示技术无需背光灯，具有自发光的特性。oled采用较薄的有机材料膜层和玻璃基板，当有电流通过时，有机材料就会发光。因此oled显示面板能够显著节省电能，可以做得更轻更薄，比lcd显示面板耐受更宽范围的温度变化，而且可视角度更大。oled显示面板有望成为继lcd之后的下一代平板显示技术，是目前平板显示技术中受到关注最多的技术之一，但是在现有的显示面板中，其显示性能仍有待提升。


技术实现要素：

3.本技术实施例提供了一种像素排布结构、显示面板、显示装置及掩膜组件，能够提高显示性能。
4.第一方面，本技术实施例提供了一种像素排布结构，包括多个重复单元，重复单元包括相邻设置的第一像素组和第二像素组，两个像素组中均包括两个第一像素、一个第二像素以及一个第三像素，在同一像素组内，第二像素与第三像素沿第一方向排列，在重复单元中，第一像素组中的第二像素与第二像素组中的第三像素沿第二方向排列，多个重复单元沿第一方向以及第二方向阵列排布，第一方向与第二方向相交；
5.在同一重复单元内，四个第一像素位于两两相邻的四个相虚拟四边形的内部，两个第二像素的中心和两个第三像素的中心分别位于虚拟四边形的四个顶角处；
6.第一像素与第二像素均呈边长不同的平行四边形结构，第一像素包括相邻的第一边与第二边，第一边长度大于第二边长度，第二像素包括相邻的第三边和第四边；
7.在对应于同一虚拟四边形的两个第二像素中，其中一者的第三边与另一者的第四边相对设置，第一像素的中心位于该第三边与第四边中心连线的中点，且第一像素的第二边朝向第二像素设置。
8.在一些实施例中，第三边的长度大于第四边的长度，第二边与第四边的长度不同。
9.在一些实施例中，第二边的长度与第四边的长度比为k，k满足0.5≤k≤1.5，且k≠1。
10.在一些实施例中，第四边的长度小于第二边的长度。
11.在一些实施例中，对应于同一虚拟四边形的两个第二像素中，其中一者的第三边与另一者的第四边平行。
12.在一些实施例中，对应于同一虚拟四边形内且相对设置的第三边与第四边的中心连线垂直于该第三边与第四边。
13.在一些实施例中，第二像素呈矩形结构。
14.在一些实施例中，第三像素呈平行四边形结构，第三像素包括相邻的第五边与第六边，在对应于同一虚拟四边形的两个第三像素中，其中一者的第五边与另一者的第六边相对设置，且第五边中心与第六边中心的连线中点与第一像素的中心错位设置。
15.在一些实施例中，在对应于同一虚拟四边形的两个第三像素中，第五边中心与第六边中心的连线与第一像素的中心错位设置。
16.在一些实施例中，第三像素呈正方形结构。
17.在一些实施例中，在对应于同一虚拟四边形中，位于两个第二像素中的不同第三边相互垂直设置。
18.在一些实施例中，第三边与第一方向之间的夹角呈45
°
。
19.在一些实施例中，多个虚拟四边形包括在第一方向上依次交替分布的第一类虚拟四边形以及第二类虚拟四边形；
20.位于不同第一类虚拟四边形内的第一像素之间的中心连线平行于第一方向。
21.在一些实施例中，位于不同第二类虚拟四边形内的第一像素之间的中心连线平行于第一方向。
22.在一些实施例中，位于不同第一类虚拟四边形内的第一像素之间的中心连线，平行于位于不同第二类虚拟四边形内的第一像素之间的中心连线。
23.在一些实施例中，虚拟四边形为边长相同的平行四边形结构。
24.在一些实施例中，第一方向垂直于第二方向。
25.在一些实施例中，在对应于同一虚拟四边形的两个第二像素的中心位置相对于虚拟四边形的中心对称设置。
26.在一些实施例中，单个第二像素与单个第三像素中的至少一者包括有多个间隔设置的像素分部。
27.在一些实施例中，在第二像素内，多个像素分部沿平行于第一边的方向并排设置。
28.第二方面，本技术实施例提供了一种显示面板，包括前述任一实施方式中的像素排布结构。
29.第三方面，本技术实施例提供了一种显示装置，包括前述实施方式中的显示面板。
30.第四方面，本技术实施例提供了一种掩膜组件，用于蒸镀前述任一实施方式中的像素排布结构，掩膜组件包括第一掩膜板、第二掩膜板以及第三掩膜板，第一掩膜板包括行列分布的多个第一开口，第一开口用于形成第一像素；第二掩膜板包括多个第二开口，第二开口用于形成第二像素；第三掩膜板包括多个第三开口，第三开口用于形成第三像素。其中，在第一掩膜板中，在行方向上相邻的两个第一开口的中心连线与行方向相交。
31.本技术实施例提供一种像素排布结构、显示面板、显示装置及掩膜组件，通过将第一像素的中心与第三边与第四边中心连线的中点重叠设置，从而能够提高相邻第一像素之间的距离，这样可以在不改变像素尺寸的前提下，提高相邻两个虚拟四边形内的不同第一像素之间的中心距离，以此降低因第一像素之间距离过近，导致像素制备难度过大的情况出现。同时本技术实施例还将第一像素设置呈边长不同的平行四边形结构，以此可以更灵活地调节不同像素之间的尺寸关系，从而通过调节像素间尺寸关系，降低人眼观测到显示色偏的概率，有助于提高显示面板的显示效果。
附图说明
32.为了更清楚地说明本技术实施例的技术方案，下面将对本技术实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
33.图1是本技术实施例提供的一种像素排布结构的结构示意图；
34.图2是本技术实施例提供的一种像素排布结构中单个重复单元的结构示意图；
35.图3是本技术实施例提供的还一种像素排布结构中多个像素与其对应的掩膜开口之间的位置关系示意图；
36.图4是本技术实施例提供的又一种像素排布结构中多个虚拟四边形所对应像素的排布结构示意图；
37.图5是本技术实施例提供的还一种像素排布结构中多个重复单元的结构示意图；
38.图6是本技术实施例提供的一种显示装置的结构示意图；
39.图7是本技术实施例提供的一种掩膜组件中第一掩膜板的结构示意图。
40.标记说明：
41.1、重复单元；2、第一像素组；3、第二像素组；
42.10、第一像素；20、第二像素；30、第三像素；40、像素分部；
43.50、第一掩膜板；51、第一开口；
44.b1、第一边；b2、第二边；b3、第三边；b4、第四边；b5、第五边；b6、第六边；
45.s、虚拟四边形；s1、第一类虚拟四边形；s2、第二类虚拟四边形
46.l1、第一虚拟直线；l2、第二虚拟直线；
47.x、第一方向；y、第二方向；m、行方向；n、列方向。
具体实施方式
48.下面将详细描述本技术的各个方面的特征和示例性实施例，为了使本技术的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本技术进行进一步详细描述。应理解，此处所描述的具体实施例仅意在解释本技术，而不是限定本技术。对于本领域技术人员来说，本技术可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本技术的示例来提供对本技术更好的理解。
49.需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
50.随着科技的进步，人们对显示装置的要求越来越高，显示装置的分辨率变得越来越高。目前，有机发光显示装置是借助掩膜板将有机材料蒸镀到阵列基板上，从而形成发光结构。
51.通常情况下，发光结构的尺寸越大，其效率衰减速率越慢，使用寿命越长，因此制
备时会尽可能将发光结构的尺寸做大，但是随着显示装置分辨率的提高，发光结构的尺寸过大会导致相邻发光结构之间的距离过近，从而导致对应掩膜板开口之间距离过近，使得掩膜板制作以及发光结构蒸镀难度增大。而缩小发光结构的设计，会导致开口率的损失，不利于实际显示效果。
52.为了解决上述问题，一方面，请参阅图1和图2，本技术实施例提供了一种像素排布结构，包括多个重复单元1，重复单元1包括相邻设置的第一像素组2和第二像素组3，两个像素组中均包括两个第一像素10，一个第二像素20以及一个第三像素30，在同一像素组内，第二像素20与第三像素30沿第一方向x排列，在重复单元1中，第一像素组2中的第二像素20与第二像素组3中的第三像素30沿第二方向y排列，多个重复单元1沿第一方向x和第二方向y阵列排布，第一方向x与第二方向y相交。在图2中，第一像素组2以及第二像素组3通过虚线的方式示意出。
53.在同一重复单元1中，四个第一像素10位于两两相交的四个虚拟四边形s的内部，两个第二像素20的中心和两个第三像素30的中心分别位于虚拟四边形s的四个顶角处。在图1中，虚拟四边形s通过虚线框的方式示意出。
54.结合图3，第一像素10与第二像素20均呈边长不同的平行四边形结构，第一像素10包括相邻的第一边b1与第二边b2，第一边b1的长度大于第二边b2的长度，第二像素20包括相邻的第三边b3与第四边b4。
55.在对应于同一虚拟四边形s的两个第二像素20中，其中一者的第三边b3与另一者的第四边b4相对设置，第一像素10的中心位于该第三边b3与第四边b4中心连线的中点，且第一像素10的第二边b2朝向第二像素设置。
56.像素排布结构至少包括第一像素10、第二像素20以及第三像素30三种像素，三种像素组合形成重复单元1，多个重复单元1分别在第一方向x以及第二方向y平移重叠形成像素排布结构。第一方向x与第二方向y相交，对于第一方向x与第二方向y之间所形成夹角的具体数值，本技术实施例不作限制。示例性地，第一方向x垂直于第二方向y，第一方向x与第二方向y分别为像素排布结构的行方向以及列方向。
57.第一像素10、第二像素20以及第三像素30分别为三种不同颜色的子像素，对于第一像素10、第二像素20以及第三像素30各自对应的发光颜色，本技术实施例不作限制。示例性地，第一像素10为绿色子像素，第二像素20为红色子像素，第三像素30为蓝色子像素。
58.第一像素组2与第二像素组3均包括两个第一像素10，一个第二像素20以及一个第三像素30，第一像素组2和第二像素组3共同组成重复单元1。结合附图图2来说，第一像素组2与第二像素组3在第二方向y上并排设置，在第一像素组2中，第二像素20与第三像素30沿第一方向x排列，即第二像素20与第三像素30的中心连线平行于第一方向x，并且第三像素30位于第二像素20的左侧。而在第二像素组3中，第二像素20与第三像素30沿第一方向x排列，即第二像素20与第三像素30的中心连线平行于第一方向x，并且第三像素30位于第二像素20的右侧。
59.此外，在单个重复单元1中，第一像素组2中的第二像素20与第二像素组3中的第三像素30沿第二方向y排列，即第一像素组2中第二像素20与第二像素组3中第三像素30的中心连线平行于第二方向y。同理，在单个重复单元1中，第一像素组2中的第三像素30与第二像素组3中的第二像素20沿第二方向y排列，即第一像素组2中的第三像素30与第二像素组3
中的第二像素20的中心连线平行于第二方向y。
60.在此基础上，在同一重复单元1中，四个第一像素10位于两两相邻的四个虚拟四边形s的内部，两个第二像素20的中心与两个第三像素30的中心分别位于虚拟四边形s的四个顶角处。
61.结合附图来说，两个第二像素20的中心以及两个第三像素30的中心连线共同形成了虚拟四边形s，其中，与虚拟四边形s对应的两个第二像素20与两个第三像素30中的部分结构位于该虚拟四边形s内，另外部分结构位于其他虚拟四边形s内。
62.需要说明的是，与虚拟四边形s对应的两个第二像素20可以是位于同一重复单元1内的两个第二像素20，或者也可以是位于相邻重复单元1内的两个第二像素20。同理，与虚拟四边形s对应的两个第三像素30可以是位于同一重复单元1内的两个第三像素30，或者也可以是位于相邻重复单元1内的两个第三像素30。
63.虚拟四边形s具有四个顶点，其中两个相对的顶点为两个第二像素20的中心，另外两个相对的顶点为两个第三像素30的中心。虚拟四边形s具有四条边，其中两条相对的边平行于第一方向x，另外两条相对的边平行于第二方向y。其中，虚拟四边形s中相邻两边的长度可以相同，也可以不同，本技术实施例对此不作限制。
64.第一像素10位于虚拟四边形s内，即各第一像素10四周围设有两个第二像素20以及两个第三像素30。其中第二像素20的数量与第三像素30的数量相同，第一像素10的数量为第二像素20数量的两倍。
65.第一像素10与第二像素20均呈边长不同的平行四边形结构，第一像素10包括相邻且长度不同的第一边b1与第二边b2，第二像素20包括相邻且长度不同的第三边b3与第四边b4，示例性地，第一像素10可以呈矩形结构，即第一边b1与第二边b2垂直设置。同理第二像素20也可以呈矩形结构，即第三边b3与第四边b4垂直设置。而对于第三像素30的形状尺寸，本技术实施例不作限制。示例性地，第三像素30可以为圆形、方形或其他规则或不规则形结构。
66.需要说明的是，第一像素10的结构可以并非常规的平行四边形，根据实际制备需要，可以将第一像素10设置为具有倒角的平行四边形结构，本技术实施例对此不作过多限制，第二像素20与之同理。
67.此外，对于第一像素10、第二像素20以及第三像素30而言，其可以仅包括有一块完整的发光结构。或者，也可以包括有多个间隔设置的发光结构。请参阅图5，以第二像素20包括有多个间隔设置的发光结构为例，第二像素20所对应的平行四边形结构为包含有全部发光结构的外接四边形，并且该外接四边形的外轮廓由各发光结构的形状尺寸以及不同发光结构之间的相对位置关系等因素共同决定。
68.在对应于同一虚拟四边形s的两个第二像素20中，其中一者第三边b3与另一者的第四边b4相对设置。这里提到的“对应于同一虚拟四边形s的两个第二像素20”指的是：该两个第二像素20的中心能够作为同一虚拟四边形s的两个相对的顶点。
69.并且这里提到的“其中一者的第三边b3与另一者的第四边b4相对设置”指的是：在该两个第二像素20中，距离最近的两条边分别为其中一者的第三边b3，与另一者的第四边b4，结合图1和图2可以看出，该第三边b3与该第四边b4的中心连线为第一虚拟直线l1。第一虚拟直线l1的数量为多个并且分设在各虚拟四边形s的内部，其中，相邻虚拟四边形s内的
第一虚拟直线l1的延伸方向不同。
70.需要说明的是，在对应于同一虚拟四边形s的两个第二像素20中，其中一者的第三边b3与另一者的第四边b4可以平行设置，也可以不平行设置。并且第一虚拟直线l1可以与第三边b3和/或第四边b4垂直设置，也可以与第三边b3和/或第四边b4相交且不垂直，本技术实施例对此不作限制。
71.在此基础上，本技术实施例将第一像素10的中心与第一虚拟直线l1的中心重叠，这种设计能够提高相邻第一像素10之间的距离。具体地，结合图1和图2来说，由于第三边b3与第四边b4的长度不同，这就导致对应于同一虚拟四边形s的第一像素10中心与两个第二像素20中心的连线长度并不相同，而两个第二像素20的中心分别作为虚拟四边形s的两个相对顶点，因此会导致第一像素10的中心与虚拟四边形s的几何中心存在错位。
72.进一步地，在相邻的两个虚拟四边形s内，两个第一像素10中心相对于虚拟四边形s中心的偏移方向也并不相同。如图3所示，相邻两个第一像素10的中心连线既不会平行于第一方向x，也不会平行于第二方向y。换言之，在第二方向y上相邻虚拟四边形s内，两个第一像素10在第一方向x上存在一定错位；在第一方向x上相邻的两个虚拟四边形s中，两个第一像素10在第二方向y上存在一定的错位。
73.在这种设计下，位于任意相邻两个虚拟四边形s内的不同第一像素10之间既会存在有在第一方向上的错位距离，也会存在有在第二方向上的错位距离，这样有助于在不改变像素尺寸的前提下，提高相邻两个虚拟四边形s内的不同第一像素10之间的中心距离，以此降低因第一像素10之间距离过近，导致像素制备难度过大的情况出现。
74.此外，在相关技术中，第一像素与第三像素通常为正方形结构，并且第一像素的尺寸越大，第三像素的尺寸越小。当第一像素与第二像素中一者的尺寸确定后，另一者的尺寸也随之确定且无法进行调节。申请人通过实验发现，受限于像素材料色偏的影响，像素设计通常倾向于缩小第二像素的尺寸，增大第三像素尺寸，但是在相关技术中无法满足这种设计需要，具体如下表所示：
[0075][0076]
在表中，jncd指的是人可识别到的色偏程度，当色偏度大于1时，通常人眼可以识别到明显的色偏问题，并且jncd的数值越小，人眼所能察觉到的色偏程度越弱。
[0077]
从表中的对比例1至5可以看出，在相关技术中，受限于第一像素中第一边b1与第二边b2的尺寸相等，即使对第一像素与第三像素的尺寸进行多种情况下的调节改变，显示面板对应的色偏程度仍大于1，即人眼人会观测到色偏现象，不利于显示面板的显示效果。
[0078]
而从表中的实施例1至3中可以看出，在本技术实施例中，由于第一像素10中第一边b1与第二边b2的尺寸并不相同，因此第一像素10可以具有更多地尺寸选择，以此可以更灵活地调节第一像素10、第二像素20以及第三像素30之间的尺寸关系，从而通过调节像素间尺寸关系，使得色偏程度不大于1，降低人眼观测到显示色偏的概率，有助于提高显示面板的显示效果。
[0079]
综上，本技术实施例通过将第一像素10的中心与第一虚拟直线l1的中心重叠，从而能够提高相邻第一像素10之间的距离，这样可以在不改变像素尺寸的前提下，提高相邻两个虚拟四边形s内的不同第一像素10之间的中心距离，以此降低因第一像素10之间距离过近，导致像素制备难度过大的情况出现。同时本技术实施例还将第一像素10设置呈边长不同的平行四边形结构，以此可以更灵活地调节不同像素之间的尺寸关系，从而通过调节
像素间尺寸关系，降低人眼观测到显示色偏的概率，有助于提高显示面板的显示效果。
[0080]
在一些实施例中，请参阅图1至图3，第三边b3的长度大于第四边b4的长度，第二边b2与第四边b4的长度不同。在图3中，各像素外周均示出了虚拟方框，其虚拟方框表示与该像素相对应的掩膜板开口的形状轮廓。
[0081]
在显示装置制备过程中，通常利用掩膜板蒸镀形成像素结构，掩膜板通常设置有用于蒸镀对应像素的开口，考虑到制备误差等因素，掩膜板上的开口尺寸通常大于对应像素的尺寸，而掩膜板上相邻开口之间的距离通常决定了像素的制备难度以及像素的开口率大小。通常情况下，相邻开口之间的距离最小，像素开口率越大，像素的制备难度越高。
[0082]
在当前技术水平下，若相邻掩膜开口之间的尺寸小于15μm，则容易导致掩膜板的制备难度以及像素的蒸镀难度较大。但是在相关技术中，第二边b2与第四边b4的尺寸通常设置相同，这样在较大像素开口率的前提下，容易导致掩膜开口之间的尺寸小于15μm，不利于实际制备需要。或者为了满足相邻掩膜开口之间的距离需要，需要适度缩小像素的尺寸，但是这样也可以导致像素开口率的损失，不利于显示面板的显示效果。
[0083]
在此基础上，本技术实施例将第二边b2与第四边b4的长度设置不同，通过调节第二边b2与第四边b4的相对尺寸，从而在制备难度以及像素开口率之间达到均衡统一。具体地说，在像素设计阶段，可以先将第二边b2与第四边b4的尺寸设置相同，此时若第一像素10所对应的掩膜板中相邻开口之间的间距存有一定的余量，则可以将第四边b4的尺寸增大，然后重新调整三个不同像素之间的尺寸关系，从而减少第一像素10所对应的掩膜板的相邻开口之间的间距，以此增大像素的开口率。
[0084]
反之，若第一像素10所对应的掩膜板中相邻开口之间的间距过小，很难满足像素的制备需要，则可以将第四边b4的尺寸相对减少，然后重新调整三个不同像素之间的尺寸关系，从而满足像素的制备需要。
[0085]
在一些实施例中，第二边b2的长度与第四边b4的长度比为k，k满足0.5≤k≤1.5，且k≠1。示例性地，k可以为0.5、0.75、0.9、1.1、1.25以及1.5中一者。其中，第二边b2的长度可以大于第四边b4的长度，也可以小于第四边b4的长度，本技术实施例对此不作限制。
[0086]
在本技术实施例中，根据具体的像素排布结构，可以对第二边b2与第四边b4之间的相对长度关系进行调整，从而在满足像素制备需要的同时，以获得更大的像素开口率，提高显示效果。进一步可选地，第四边b4的长度小于第二边b2的长度。
[0087]
在一些实施例中，对应于同一虚拟四边形s的两个第二像素20中，其中一者的第三边b3与另一者的第四边b4平行。
[0088]
本技术实施例提到的“对应于同一虚拟四边形s的两个第二像素20”指的是：该两个第二像素20的中心作为同一虚拟四边形s的两个顶角。在这两个第二像素20中，距离最近的两条边分别为其中一者的第三边b3，与另一者的第四边b4，该两边相对且平行设置。这种设计能够在两个第二像素20之间形成形状较为规则的间隙空间，从而有助于降低第一像素10在该两个第二像素20之间的布置难度，降低制备过程中，第一像素10与第二像素20之间发生相互干涉的概率。
[0089]
在一些实施例中，对应于同一虚拟四边形s内且相对设置的第三边b3与第四边b4的中心连线垂直与该第三遍与第四边b4。即第一虚拟直线l1垂直于第三边b3与第四边b4。
[0090]
这种设计使得距离最近的两个第二像素20均能够相对于第一虚拟直线l1及其延
长线对称设置，使得该两个第二像素20的排布更加规律，从而能降低在制备过程中，第二像素20之间出现干涉影响的概率。
[0091]
在一些实施例，如图1所示，第二像素20呈矩形结构，即在单个第二像素20中，第三边b3垂直于第四边b4。可选地，第三边b3与第四边b4中任一者与第一方向x之间的夹角均为45
°
。
[0092]
在一些实施例中，如图1和图2所示，第三像素30呈平行四边形结构，第三像素30包括相邻的第五边b5与第六边b6，在对应于同一虚拟四边形s的两个第三像素30中，其中一者的第五边b5与另一者的第六边b6相对设置，且第五边b5中心与第六边b6中心的连线中点与第一像素10中心错位设置。
[0093]
第三像素30呈平行四边形结构，第五边b5的长度与第六边b6的长度可以相同，也可以不同；并且第五边b5可以与第六边b6垂直设置，也可以相交且不垂直设置，本技术实施例对此均不作限制。
[0094]
需要说明的是，第三像素30的结构可以并非常规的平行四边形，根据实际制备需要，可以将第三像素30设置为具有倒角的平行四边形结构。此外，第三像素30可以仅包括一块完整的发光结构，或者，也可以包括有多个间隔设置的发光结构。当第三像素30包括有多个间隔设置的发光结构时，第三像素30所对应的平行四边形结构为包含有全部发光结构的外接四边形。
[0095]
对于本技术实施例提到的“对应于同一虚拟四边形s的两个第三像素30”指的是：该两个第三像素30的中心能够作为同一虚拟四边形s的两个相对的顶点。对于本技术实施例提到的“其中一者的第五边b5与另一者的第六边b6相对设置”指的是：在该两个第三像素30中，距离最近的两条边分别为其中一者的第五边b5，与另一者的第六边b6。结合图可以看出，该第五边b5与第六边b6的中心连线为第二虚拟直线l2。第二虚拟直线l2的数量为多个并且分设在虚拟四边形s的内部，其中，相邻虚拟四边形s内的第二虚拟直线l2的延伸方向不同。
[0096]
需要说明的是，对于上述提到的第五边b5以及第六边b6可以平行设置，也可以不平行设置。并且第二虚拟直线l2可以与第五边b5以及第六边b6中的至少一者垂直，也可以与第五边b5与第六边b6均相交且不垂直，本技术实施例对此不作限制。
[0097]
在本技术实施例中，第一像素10的中心与第二虚拟直线l2的中心错位设置，其中，第一像素10的中心可以位于第二虚拟直线l2上，并与第二虚拟直线l2的中心错位；或者第一像素10的中心也可以不位于第二虚拟直线l2上。
[0098]
本技术实施例通过将第一像素10的中心与第二虚拟直线l2的中心错位设置，使得距离最近的两个第一像素10的中心连线既不会平行于第一方向x，也不会平行于第二方向y，从而能够增大距离最近的两个第一像素10之间的间距，有助于提高制备良品率。
[0099]
在一些可选实施例中，在对应于同一虚拟四边形s的两个第三像素30中，第五边b5中心与第六边b6中心的连线与第一像素10的中心错位设置，即第一像素10的中心不位于第二虚拟直线l2上，这样可以进一步增大距离最近的两个第一像素10之间的间距。
[0100]
在一些可选实施例中，第三像素30呈正方形结构，即在同一第三像素30内，第五边b5的长度等于第六边b6的长度。
[0101]
在一些实施例中，如图1所示，在对应于同一虚拟四边形s的两个第二像素20中，位
于两个第二像素20中的不同第三边b3相互垂直设置。
[0102]
距离最近的两个第二像素20的中心可以作为同一虚拟四边形s的两个相对顶点，在此基础上，本技术实施例将该两个第二像素20中的第三边b3相互垂直设置，相当于其中一个第二像素20为另一个第二像素20通过偏转90
°
形成。
[0103]
这种设计使得第二像素20的排布更加规律，使得在第一方向x上排列的多个第二像素20能够相互平行，使得在第二方向y上排列的多个第二像素20能够相互平行。可选地，在对应于同一虚拟四边形s的两个第一像素10中，位于两个第一像素10中的不同第一边b1相互垂直设置。
[0104]
在一些实施例中，第三边b3与第一方向x之间的夹角呈45
°
。这种设计能够使任意第二像素20中的第三边b3与第一方向x之间的夹角均呈45
°
，从而使得第二像素20的排布方式与重复单元1的排布方式相互统一规律。可选地，在单个第二像素20中，第四边b4垂直于第三边b3，即任意第二像素20中的第四边b4与第一方向x之间的夹角也均呈45
°
。
[0105]
在一些实施例中，请参阅图4，多个虚拟四边形s包括在第一方向x上依次交替分布的第一类虚拟四边形s1以及第二类虚拟四边形s2。位于不同第一类虚拟四边形s1内的第一像素10之间的中心连线平行于第一方向x。
[0106]
第一类虚拟四边形s1与第二类四边形在第一方向x上交替分布，即在第一方向上相邻两个第一类虚拟四边形s1之间会存在有第二类虚拟四边形s2，同理在第一方向上相邻的两个第二类虚拟四边形s2之间会存在有第一类虚拟四边形s1。可选地，第一类虚拟四边形s1的四个顶点所对应的两个第二像素20与两个第三像素30位于同一重复单元1内，而第二类虚拟四边形s2的四个顶点所对应的两个第二像素20与两个第三像素30分别位于在第一方向上相邻的两个重复单元1内。
[0107]
结合前述内容以及图4可以看出，为了降低制备难度，提高产品良品率，位于第一类虚拟四边形s1内的第一像素10中心与位于第二类虚拟四边形s2内的第一像素10中的连线，同时与第一方向x以及第二方向y相交，这样能够提高位于第一类虚拟四边形s1内的第一像素10与位于第二类虚拟四边形s2内的第一像素10之间的距离。
[0108]
在此基础上，本技术实施例还将位于不同第一类虚拟四边形s1内的第一像素10之间的中心连线平行于第一方向x，从而使得位于第一类虚拟四边形s1内的第一像素10的排列方式能够与重复单元的排列方式完全一致，从而利于第一像素10的规则排布。同理在另一些实施例中，位于不同第二类虚拟四边形s2内的第一像素10之间的中心连线也平行于第一方向x。
[0109]
在一些实施例中，如图4所示，位于不同第一类虚拟四边形s1内的第一像素10之间的中心连线，平行于位于不同第二类虚拟四边形s2内的第一像素10之间的中心连线。
[0110]
在本技术实施例中，由于位于不同第一类虚拟四边形s1内的第一像素10之间的中心连线，与位于不同第二类虚拟四边形s2内的第一像素10之间的中心连线不相重合，从而有助于增大位于第一类虚拟四边形s1内的第一像素10与位于第二类虚拟四边形s2内的第一像素10之间的距离，以此降低第一像素10对应的掩膜板制备难度以及像素材料的蒸镀难度，提高显示面板的良品率。
[0111]
在一些实施例中，虚拟四边形s为边长相同的平行四边形结构，即虚拟四边形s可以为菱形结构或者虚拟四边形s也可以为正方形结构。
[0112]
在本技术实施例中，通过将虚拟四边形s设置为边长相同的平行四边形结构，使得在第一方向x上相邻的第二像素20与第三像素30之间的中心连线长度，与在第二方向y上相邻的第二像素20与第三像素30之间的中心连线长度相同。这样使得显示面板可以在第一方向x以及第二方向y具备相同或相近的像素排布结构，以此提高显示面板在不同方向上的显示均一性，提高显示面板。
[0113]
在一些可选实施例中，第一方向x垂直于第二方向y，即虚拟四边形s呈正方形结构，这样可以进一步规范化显示面板在第一方向x以及第二方向y上的像素排布规律，以此提高显示效果。
[0114]
在一些实施例中，在对应于同一虚拟四边形s的两个第二像素20的中心位置相对于虚拟四边形s的中心对称设置，即对应于同一虚拟四边形s的两个第二像素20的中心与该虚拟四边形s的中心连线一致。这样仅需要通过调整第二像素20的尺寸大小，使得第一像素10能够位于虚拟四边形s的不同位置。进一步地通过调整第一像素10的尺寸大小，从而同时满足显示面板的制备需要以及像素开口率需要，具有较强灵活性以及实用性。
[0115]
同理，在另一些实施例中，在对应于同一虚拟四边形s的两个第三像素30的中心位置相对于虚拟四边形s的中心对称设置，即对应于同一虚拟四边形s的两个第三像素30的中心与该虚拟四边形s的中心连线长度一致。这样仅
[0116]
在一些实施例中，请参阅图5，单个第二像素20与单个第三像素30中的至少一者包括多个间隔设置的像素分部40。图5中示意出单个第二像素20包括多个像素分部40的结构。
[0117]
本技术实施例以单个第二像素20内包括多个像素分部40为例进行说明，对于单个第二像素20内的像素分部40的数量，本技术实施例不限制，示例性地，单个第二像素20内可以包括有两个像素分部40。同时不同像素分部40的形状尺寸可以相同，也可以不同。示例性地，不同像素分部40的形状尺寸均相同。
[0118]
若第二像素20仅包括有一个较大的发光结构，则在显示面板发光过程中，由于单个发光结构的尺寸过大，容易在显示面板某些位置处尤其是边缘处出现锯齿感，影响使用者的使用观感。
[0119]
鉴于此，本技术实施例通过在单个第二像素20进行拆分，使其包括有间隔设置的多个像素分部40，相较于第二像素20仅包括一个大块的发光结构的技术方案，像素分部40的尺寸相对较小，从而能够在显示时减少偏色并降低显示锯齿感，以此提高显示效果。
[0120]
需要说明的是，当单个第二像素20与单个第三像素30中的至少一者包括多个间隔设置的像素分部40时，第二像素20或第三像素30所对应的形状为包含有全部发光结构的外接多边形，并且该外接多边形的外轮廓与单个第二像素20或单个第三像素30中的全部像素分部40的轮廓存在重叠部分。如图5所示，图5中的加粗轮廓线，即为部分第二像素20所对应的外接多边形的轮廓。此时，第二像素20的中心即为该外接多边形的几何中心。
[0121]
此外，对于多个像素分部40的排的方向，本技术实施例也不作限制。示例性地，在第二像素20内，多个像素分部40沿平行于第三边b3的方向并排设置。
[0122]
第二方面，请参阅图6，本技术实施例提供了一种显示面板，包括前述任一实施方式中的像素排布方式。
[0123]
需要说明的是，本技术实施例提供的显示面板具有前述任一实施方式中像素排布方式的有益效果，具体内容详见前述对于像素排布方式有益效果的描述，本技术实施例不
再赘述。
[0124]
第三方面，本技术实施例提供了一种显示装置，包括前述任一实施方式中的显示面板。
[0125]
第四方面，请参阅图7，本技术实施例提供了一种掩膜组件，用于蒸镀前述任一实施方式中的像素排布结构，掩膜组件包括第一掩膜板50、第二掩膜板以及第三掩膜板，第一掩膜板50包括行列分布的多个第一开口51，第一开口51用于形成第一像素；第二掩膜板包括多个第二开口，第二开口用于形成第二像素；第三掩膜板包括多个第三开口，第三开口用于形成第三像素。其中，在第一掩膜板50中，在行方向m上相邻的两个第一开口51的中心连线与行方向m相交。图7中仅示意出了第一掩膜板的结构。
[0126]
第一掩膜板50用于蒸镀第一像素，第二掩膜板用于蒸镀第二像素，第三掩膜板用于蒸镀第三像素。由前述内容可知，距离最近的两个第一像素的中心连线既不会平行于第一方向x，也不会平行于第二方向y，以此来增大距离最近第一像素之间的间距。
[0127]
在此基础上，用于蒸镀第一像素的第一掩膜板50内的第一开口51需要与第一像素的位置相匹配，因此本技术实施例将在行方向m上相邻的两个第一开口51的中心连线与行方向m相交设置，这里提到的行方向m以及列方向n可以分别与像素排布结构中的第一方向以及第二方向对应匹配，多个第一开口51同时沿行方向m以及列方向n平移重复，从而形成第一掩膜板50上的全部第一开口51。
[0128]
在此基础上，由于行方向m上相邻的两个第一开口51的中心连线与行方向m相交设置，因此能够增大行方向m上相邻两个第一开口51之间的间距，以此降低相邻第一像素的制备难度，提高产品良品率。
[0129]
在一些可选实施例中，在列方向n上相邻的两个第一开口51的中心连线与列方向n相交。
[0130]
虽然本技术所公开的实施方式如上，但所述的内容只是为了便于理解本技术而采用的实施方式，并非用以限定本发明。任何本技术所属技术领域内的技术人员，在不脱离本技术所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本技术的保护范围，仍须以所附的权利要求书所界定的范围为准。
[0131]
以上所述，仅为本技术的具体实施方式，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的其他连接方式的替换等，可以参考前述方法实施例中的对应过程，在此不再赘述。应理解，本技术的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本技术揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本技术的保护范围之内。