一种高精度时间信号分析方法及其在石英振梁加速度计中的应用-j9九游会真人

1.本发明涉及一种高精度时间数字转换方法，特别是其在石英振梁加速度计中的应用。


背景技术：

2.时间数字转换器(timedigitalconverter，tdc)是用于高精度时间间隔分析的测量技术，它通过将两个事件之间的时间间隔转换为数字信号完成相应的测量任务。时间信号的量化从古至今都是重要的生产生活活动，最早的量化时间信号的方式是日晷，它使用太阳的位置来测量时间。17世纪以来，摆钟、石英晶体振荡器与原子钟的发明使得时间测量愈发精准。近几十年来电子技术飞速发展，一方面使得时间测量系统的应用逐渐遍布于各行各业的每个领域，另一方面时间测量技术逐渐多样化、精密化。
3.经过多年的发展和演进，tdc技术已经衍生出了多种实现方法，如模拟法、等精度法、等周期法、时间内插法等。
4.时间内插法的原理是指在一个已有的待测时间间隔内，利用一些技术手段，对输入信号的时间进行更细致的划分，从而提高时间测量的精度。时间内插法实现的tdc是目前最热门的时间间隔分析技术之一，它脱离了传统模拟法和经典计数法的思路，不再通过等精度的方式或等周期的方式减小计数误差，而是通过更精细的时间单元直接量化计数误差的方法，从而大大减小了测量误差，提高了测时精度。时间内插法具备硬件成本低的优势，且可以在长期使用中保持高精度的测量状态，ps级别的高时间分辨率几乎都出自此法(等精度测频法的精度大多在ns量级)，但因为其技术相对较新，产业化程度相对较低。基于此背景，本发明以石英振梁加速度计为例，探索了基于时间内插法的tdc技术在基础研究中的应用潜力。
5.近年来，加速度计在多个先进领域被作为核心技术。以智能手机和穿戴设备中的应用为例，加速度计已经成为其标配配件，用于检测设备的姿态、运动和活动跟踪。近年来发展火热的无人驾驶技术中，加速度计被用于测量车辆的行进加速度、转向和制动情况，可以帮助车辆感知和适应路况。另外，近年来国家大力推动扶持的风洞技术，用于为大飞机、航天器和近年来火热的风洞汽车做空气动力测试，这项先进的技术也离不开精密的加速度计系统。
6.石英振梁加速度计(quartzvibrationbeamaccelerometer，qvba)是一种使用压电效应测量加速度的传感器。qvba的主要结构是石英振梁，依据石英振梁的力频效应，当石英振梁受到加速度作用时，其谐振频率会发生偏移，通过对谐振频率的量化可以检测施加加速度的大小。qvba依据直接输出频率信号的特点，可以避免间接测频中量化误差的叠加问题，且准数字输出简化了接口电路的设计。因此qvba被认为是未来加速度计技术的主要研究对象，同时，作为加速度计系统的重要部分，qvba测量方法的进步催生了加速度计技术的迭代与革新，并服务于众多行业的产品研发。


技术实现要素：

7.本发明目的是为了探索一种高精度tdc技术的实现方法，并在此基础上进一步探索提高qvba系统的性能的方法。基于上述目的，本发明采用基于时间内插原理，且在fpga平台上实现的tdc技术构造精密的时间间隔分析方法。并最终将其应用在qvba测量系统中，其中高增益串联型起振电路实现qvba的供电和起振，基于时间内插法的fpga-tdc系统对qvba的输出信号进行采集，旨在完成qvba器件实时的、高精度的测量。
8.为达到上述目的，本发明所采用的技术方案是：
9.本发明的第一个目的是，提供了一种高精度时间信号分析方法，该方法基于fpga完成，包括：
10.粗计数器使用驱动时钟对脉冲上升时间进行计数的步骤；
11.延时链转而量化脉冲上升时间与驱动时钟之间的相位差的步骤；
12.校准时钟每隔10ms执行一次校准的步骤；
13.延时链输出延时信息后，延时信息为由0-1转换构成的温度计码，在进行进一步处理前，先经由可实现气泡规避的编码模块将温度计码转换为易读且易于传输的十进制数据的步骤；
14.之后，十进制形式的延时信息被传输进入校准模块中的查找表，根据校准结果校准模块将延时信息校正为实际延时长度的步骤；
15.校正后的延时信息与粗计数器的技术结果最终在数据处理模块中汇集，并交由上位机进行数据交互；
16.其中延时链和粗计数器同时收到输入的差频信号。
17.进一步的，本发明提供了一种实现上述方法的一种高精度时间信号分析系统，该系统包括基于脉冲计数法的粗计数模块、基于延时链的细测量模块、基于码密度法的校准模块、编码模块，其中
18.基于脉冲计数法的粗计数模块，使用32位双环型计数器，采用quartus内部ip核—ipm_counter；
19.基于延时链的细测量模块，使用128位fpga进位链构建延时链结构，延时链构建完成后，使用移位寄存器使其不至于被优化掉，使用逻辑锁工具和增量编译工具使其布局布线的位置固定；
20.基于码密度法的校准模块能够特异性地校准到每一个延时单元，延时链的总长度通过特异性地选取延时数据中存在两个边沿变化的延时数据得到，使用驱动时钟信号轰击进位链，当延时数据中存在两个边沿变化，计算此时延时单元的个数，即为半个周期信号内延时链的长度；
21.编码模块采用可实现“气泡规避”的编码方法。即该门电路可以特异性地将3位模式“001”识别为上升沿，而忽略2位模式的“01”。
22.进一步的，系统中的fpga芯片为ep4ce30f23c8芯片；系统驱动时钟频率为250mhz；基于脉冲计数法的粗计数模块为32位双环型计数器。
23.本发明的第二个目的是，提供了一种新型的qvba测量方法，由qvba起振电路和上述高精度时间信号分析方法实现，通过起振电路为qvba提供电源并帮助其起振，两个起振电路分别作用于受拉石英振梁和受压石英振梁，两石英振梁起振后，输出频率之差反应施
加到qvba器件的加速度信号的大小，差频信号通过lvds通路传输到频率测量电路中。
24.进一步的，qvba测量电路每间隔10ms执行一次校准。
25.进一步的，测量方法的板间信号传输方法使用低压差分信号lvds技术，用于使信号在高度等长、高度等宽、紧密靠近的差分pcb线或平衡电缆上高速低功耗地传输。
26.进一步的，本发明提供了一种实现上述方法的一种新型的qvba测量装置，包括qvba起振电路和基于时间内插法的fpga-tdc频率测量系统，
27.起振电路为qvba提供电源并帮助其起振，起振电路为高增益串联型起振电路，起振后输出的差频信号通过lvds通路传输到fpga-tdc频率测量系统的频率测量电路中；差频信号一经接收，同时被延时链和粗计数器收到，粗计数器使用驱动时钟对脉冲上升时间进行计数，延时链转而量化脉冲上升时间与驱动时钟之间的相位差；校准时钟每隔10ms执行一次校准，校准时使用的随机脉冲信号由外部待测时间信号提供；延时链输出延时信息后，此延时信息为由0-1转换构成的温度计码，因此在进行进一步处理前，先经由可实现气泡规避的编码模块将温度计码转换为易读且易于传输的十进制数据；之后，十进制形式的延时信息被传输进入校准模块中的查找表，根据校准结果校准模块将延时信息校正为实际延时长度；校正后的延时信息与粗计数器的技术结果最终在数据处理模块中汇集，并交由上位机进行数据交互。
28.进一步的，所述的qvba起振电路采用高增益串联型起振电路，包括双非门振荡电路、同相比例运算电路、缓冲电路，其中
29.双非门振荡电路，根据双非门振荡器的起振条件，使电路满足相位条件；
30.同相比例运算电路，用来满足电路起振的幅值条件，通过调整反馈电阻的大小调整起振电路放大系数；
31.缓冲电路，用于起振电路整波，使之形成较为标准的方波；
32.其中：双非门振荡电路中的两个反相器使用cd4069芯片，每个反相器均工作在线性放大状态，两个反相器之间设置一个rc滤波电路，起到抑制高次谐波的作用；
33.缓冲电路使用反相器cd4069实现。
34.进一步的，起振后qvba输出的两路频率信号经由乘法器混频，再经由低通滤波器可得到差频信号，最后经过缓冲电路整波，可得到具备高增益和较强干扰能力的差频输出信号。进而，量化此差频输出可以得到质量块收到的加速度信号大小。
35.进一步的，该装置包括三通路的起振电路和三通路的频率测量系统，用以对标三轴qvba，检测三轴向的加速度信号。
36.本发明的第三个目的是，提供了一种高精度时间信号分析方法在石英振梁加速度计中的应用。
37.本发明的优点和有益效果：
38.1)提供了一种新型的qvba测量方法。本发明将基于时间内插法的fpga-tdc时间间隔分析方法用于qvba的测量，现有的qvba装置大多采用等精度测频法或等周期测频法。相比前两者，时间内插法是目前世界范围内精度最高的频率测量方法之一，该方法在qvba装置中的使用可以大大提高现有qvba装置的测量精度，促进时间内插法的产业化的同时，可以为精密石英谐振器件深入国产化提供有益的参考案例。
39.2)精度高、实时性好。时间内插法的时间分辨力普遍在10ps左右，搭配高性能、高q
值的qvba器件，可以实现qvba的加速度量化精度大大优于1mg。本方法提到的频率测量方法使用250mhz的驱动时钟，死时间不多于20ps，fpga并行工作的特性使得多通道同时测量成为可能，多种因素叠加使得本发明具备很好的实时性，满足qvba器件实时分析运动姿态的需要。
40.3)高效的起振电路。本发明的起振电路使用高增益串联型起振电路，qvba的动态等效阻抗相比普通晶振大了几个数量级，普通的放大电路增益带宽积有限，无法提供qvba起振过程中的增益和能量。起振电路中通过更改关键器件的阻值/容值可以对起振电路的起振性能进行微调，具备较好的通用性，34
±
5khz的qvba器件均可以使用此高效的高增益起振电路。电路中应用的低通滤波器和整波器，可以对输出波形的质量进行控制，从而实现高效的起振效果。
41.4)造价低、功耗低。本发明的硬件电路由fpga最小系统和起振电路组成，前者用于实现多通路的频率信号测量，后者用于实现qvba器件的供能和起振。其中fpga作为本发明的主控制器，选用了alteracycloneⅳ系列的低功耗、低成本芯片—ep4ce30f23c8，目前这款新品市面上存货多，易于采购。整个qvba频率测量装置仅用fpga最小系统和必要的数据交互电路即可完成，不需要昂贵的处理器和复杂的外围电路，尺寸控制在6*6cm2。三轴的起振电路结构简单，造价极低，尺寸可以仅为一元硬币大小。小的尺寸和简单的硬件电路，使得本发明所设计的硬件装置具备很小的功耗。
42.5)数据传输高效。本发明使用lvds技术实现数据的板间传输，其并行数据交互和高速高通量的特性使得数据的传输高效且误码率低。
43.6)灵活性强。本发明涉及的频率测量方法和起振方法稍作修改即可应用于其他相关领域，包括但不限于精密信号发生器、石英谐振器件(如石英温度计、石英压力传感器、石英加速度计等，目前此类传感器普遍存在国产化程度低的问题)、基于单光子雪崩二极管的先进3d成像技术、基于飞行时间测量的应用(如激光测距、tof质谱仪等)等多种领域。
附图说明
44.图1为本发明qvba测量装置示意图；
45.图2为本发明频率测量模块组成示意图；
46.图3为本发明起振电路示意图；
47.图4为起振电路测试结果。
具体实施方式
48.下面结合附图和实施例对本发明进一步说明。
49.本发明采用基于时间内插原理，且在fpga平台上实现的tdc技术构造精密的时间间隔分析方法。并最终将其应用在qvba测量系统中，其中高增益串联型起振电路实现qvba的供电和起振，基于时间内插法的fpga-tdc系统对qvba的输出信号进行采集，旨在完成qvba器件实时的、高精度的测量。本发明方法通过图1-3所示的电路结构实现。
50.参见附图1，本发明提供的起振电路为qvba提供电源并帮助其起振，两个起振电路分别作用于受拉石英振梁和受压石英振梁。两石英振梁起振后，经过附图1所示的信号调理电路可得到两频率信号的差频输出。其中，乘法器被用以混频，低通滤波器用以滤除高频信
号得到差频信号，缓冲器用以整波，最后得到的差频输出具备高通量和搞抗干扰能力的特点，可以反应施加到qvba器件的加速度信号的大小。之后，差频信号通过lvds通路传输到本发明设计的频率测量电路中。lvds全称为低压差分信号，是一种低摆幅(250mv～450mv)的电流型差分信号技术，能使信号在高度等长、高度等宽、紧密靠近的差分pcb线或平衡电缆上高速低功耗地传输，对共模噪声的抑制效果显著。频率测量方法使用本发明提到的基于时间内插法实现的高精度时间间隔分析方法完成。
51.参见附图2，图2示出了发明频率测量模块组成，结合该附图，本发明频率测量方法基于fpga设计完成，包括基于脉冲计数法的粗计数模块、基于延时链的细测量模块、基于码密度法的校准模块、编码模块。差频信号一经接收，同时被延时链和粗计数器收到，粗计数器使用驱动时钟对脉冲上升时间进行计数，延时链转而量化脉冲上升时间与驱动时钟之间的相位差。校准时钟每隔10ms执行一次校准，根据码密度方法的测量原理可知，越频繁地执行校准操作，该qvba测量方法的准确度越高。校准时使用的随机脉冲信号由外部待测时间信号提供。延时链输出延时信息后，此延时信息为由0-1转换构成的温度计码，因此在进行进一步处理前，先经由可实现气泡规避的编码模块将温度计码转换为易读且易于传输的十进制数据。之后，十进制形式的延时信息被传输进入校准模块中的查找表，根据校准结果校准模块可将延时信息校正为实际延时长度。校正后的延时信息与粗计数器的技术结果最终在数据处理模块中汇集，并交由上位机进行数据交互。
52.1)该方法在低成本fpga芯片ep4ce30f23c8中实现。ep4ce30f23c8属于alteracycloneⅳe系列芯片，具备低成本、低功耗、高性价比的特性，包含29440个le，414个嵌入式内存块(总容量934144位)，具备丰富的逻辑资源，提供330个用户i/o引脚，支持多种接口标准。
53.2)系统驱动时钟频率采用250mhz。驱动时钟需要根据设计需要进行选取，驱动时钟频率的大小直接影响粗计数器模块的测量精度。
54.3)基于脉冲计数法的粗计数模块使用32位双环型计数器实现，实现方式采用quartus内部ip核—ipm_counter。环形计数器(又称时间戳计数器)可以大大减少设计冗余，双计数器通过高速时钟驱动低四位计数器，低速时钟驱动高28位计数器的方式优化时序。
55.4)基于延时链的细测量模块使用128位fpga进位链构建延时链结构，这种延时链具备延时稳定、单位延时小、操作方便的特点。它的单位延时长度在20～170ps不等，延时长度可受主控制器性能、环境温度、板载电压稳定性影响，这个性质使得使用进位链完成频率测量的精度可以达到ps级别，但同时因其延时收敛性差，需要进一步校准。需要注意的是，延时链构建完成后，需要使用移位寄存器使其不至于被优化掉，使用逻辑锁工具和增量编译工具使其布局布线的位置固定，从而尽最大可能保证其稳定性。
56.5)基于码密度法的校准模块可以特异性地校准到每一个延时单元，它采用统计学原理，当使用大量的随机脉冲轰击进位链时，延时脉冲到达每一个延时单元的概率是一样的。因此准备尽可能多的随机脉冲，轰击进位链结束后统计每个延时单元处的随机脉冲数量，根据随机脉冲的总数以及延时链的总长度就可以得到每个延时单元的实际延时长度。值得注意的是，延时链的总长度通过特异性地选取延时数据中存在两个边沿变化的延时数据得到，使用驱动时钟信号轰击进位链，当延时数据中存在两个边沿变化，计算此时延时单
元的个数，即为半个周期信号内延时链的长度。重复此操作，可提高总延时长度的精准度。
57.6)编码模块采用可实现“气泡规避”的编码方法。在理想情况下，寄存器阵列记录的0-1转换是干净的温度计代码，例如00000111。但是，由于fpga结构中的传播延迟不均匀，可能会在转换边缘出现“气泡”，例如00001011。可实现“气泡规避”的编码方法可以特异性地将3位模式“001”识别为上升沿，而忽略2位模式的“01”。例如在带有气泡的温度计代码中：“00001011”，仅识别左数第一个0-1转换，而忽略由气泡引起的第二个0-1转换。此编码过程翻译成verilog语言为：将数据取非、移位补1、再移位补1后全部相与。此过程可以规避因时钟抖动造成的亚稳态(即由一个延时单元单独跳变引起的“气泡”)。之后使用查找表找到跳变沿1所在的位置即完成整个编码过程。
58.本发明提供的新型的qvba测量方法，由高效的qvba起振电路和上述基于时间内插法的fpga-tdc频率测量电路构成。
59.参见附图3，本发明提出的高效的qvba起振电路，采用高增益串联型起振电路，包括双非门振荡电路、同相比例运算电路、缓冲电路。根据振荡器的起振条件，双非门振荡器帮助起振电路满足相位平衡条件，反相器使用cd4069芯片完成，cd4069内部共有6路coms反相器，每一路均由两个增强型mos场效应管组成，其中nmos为驱动管；pmos为负载管。在双非门振荡电路中，每个反相器均工作在线性放大状态。在此状态下，反相器不只进行相位反向的作用，还具备线性放大的性质。另外两个反相器之间设置rc滤波电路，可以起到抑制高次谐波的作用。同相比例运放器帮助起振电路满足高阻抗的qvba系统的幅值平衡条件，可以通过调整其中反馈电阻的大小来起到调整起振电路放大系数的作用。缓冲器用于帮助起振电路整波，使用反相器cd4069实现，可以起到方波整形的作用，使之形成较为标准的方波，从而提高方波质量。
60.使用altiumdesigner将图3所示起振电路诉诸pcb，pcb集成了三个的相同起振电路用于驱动三轴qvba。之后，经过准备原理图库和封装库、布局、布线、覆铜、优化布线、摆放丝印、规划电路板尺寸等步骤后得到pcb设计图。
61.最后，将pcb制板，根据物料清单(billofmaterial，bom)表采购元器件，并完成焊接后，得到电路实物。接入32.768khz石英晶振使用示波器测得得到图4所示测试结果，可见经过高增益串联型谐振电路起振后，电路可以输出完美的32.768khz方波。
62.本发明所述起振电路pcb为四层制板，两层信号层，两层电源层，元件双面焊接，起振电路尺寸为4*4cm，比一元硬币稍大。测试结果表明：根据工作原理设计的高增益串联型起振电路的pcb电路具备很小的尺寸且亦具有很好的起振性能，接入谐振元件后，电路可以帮助其达到谐振频率点。且具备一定的通用性，关键元件(如电阻)都使用可调节阻值的器件代替，方便对不同谐振频率的石英晶体起振，30～35khz左右的晶振通过更改所述的几个关键元件即可得到很好的起振效果。
63.本发明提供三通路的起振电路和三通路的频率测量系统，用以对标三轴qvba，可以检测三轴向的加速度信号，这种情况下装置可以更准确地分析被测物体的姿态。三轴qvba可以测量xyz三个正交方向的加速度信号，同时，其输出三通道的频率信号。输入不同的频率信号测量三通道应用于qvba的fpga-tdc系统的性能，得到如表1所示测量结果，信号源使用rigol technologies型号为dg4062的双通道任意波形发生器。数据采样率500msa/s，可以提供最小60mhz的频率信号。对照组使用agilenttechnologies型号为5313a的通用
计数器，即频率计，可以在225mhz频率提供每秒10位的频率分辨率。
64.表1三通路fpga-tdc系统频率测量结果
[0065][0066]
*误差＝|x-a|/a*100％；a为信号发生器输入频率；x为fpga-tdc系统测得频率。
[0067]
如表1所示，在测量小频率信号时，此时待测时间间隔非常大，fpga-tdc系统的测量误差主要来源于粗计数的
±
1个驱动时钟周期，因为驱动时钟250mhz，因此
±
1个驱动时钟周期的误差在待测频率面前显得微不足道，进而测量结果显示出很低的相对误差，此时延时链算法对精度的贡献比较小。由表1可得，随着待测频率的变大，agilent频率计测量结果的相对误差在变大，因此可以合理猜测agilent频率计的频率测量方法是基于计数法。频率逐渐增大后，fpga-tdc系统测量结果的相对误差相比没有显著降低，这是因为延时链算法对脉冲计数法的误差做了补偿，频率越高，其对精度的贡献越大。表1所示三个通道的频率测量性能基本一致，相对误差都小于1.5e-4％，此结果显示出了基于时间内插法的fpga-tdc测量方法在应用于qvba测量系统后，可以大大提高它的检测精度，显示出了优异的性能。
[0068]
应当理解的是，上述针对较佳实施例的描述较为详细，并不能因此而认为是对本发明专利保护范围的限制，本领域的普通技术人员在本发明的启示下，在不脱离本发明权利要求所保护的范围情况下，还可以做出替换或变形，均落入本发明的保护范围之内，本发
明的请求保护范围应以所附权利要求为准。