1.本公开涉及存储技术领域，特别是涉及一种数据读写电路及其方法、存储器及其驱动方法、电子设备。
背景技术：
2.随着通讯技术和数字技术的发展，人们持续追求功耗更低、重量更轻和性能更佳的产品。存储器易于具有更高的集成密度以及更大的存储容量，逐渐成为了目前存储领域的重要研究方向之一。
3.比如，在dram中，相较于存储单元采用1t1c架构，存储单元采用2t架构，可以有效解决存储单元采用1t1c架构时因关键尺寸缩小带来的电容制备工艺难的问题。
技术实现要素：
4.基于此，本公开实施例提供了一种数据读写电路及其方法、存储器及其驱动方法、电子设备，利于对晶体管的阈值电压进行补偿，以确保存储数据读取的准确度，从而进一步提升电子设备的性能。
5.根据一些实施例，本公开一方面提供了一种数据读写方法，应用于存储单元。存储单元被配置为存储数据，包括电容器及与电容器的第一电极相连接的第一晶体管和第二晶体管。电容器的第一电极、第一晶体管和第二晶体管三者相连接的交点为存储节点。电容器还包括与第一电极相对设置的第二电极。存储单元的数据读写周期包括：预充电阶段和数据写入阶段。数据读写方法包括以下步骤。
6.在预充电阶段，数据信号线向第一晶体管提供第一参考电压，辅助信号线向第一晶体管和第二晶体管同时提供第一参考电压；电容器的第二电极施加第一写控制电压，第二晶体管导通，对存储节点进行预充电；其中，数据对应的最大数据电压与第一晶体管的阈值电压之和为基准电压，第一参考电压大于基准电压。
7.在数据写入阶段，响应于写命令，辅助信号线浮置，数据信号线向第一晶体管提供数据电压，第一晶体管导通；存储节点放电至稳定状态，写入所述数据电压对应的数据。
8.根据一些实施例，数据读写周期还包括：位于数据写入阶段之后的数据保持阶段。所述数据读写方法还包括：在数据保持阶段，上拉数据信号线的电压至第一参考电压，并于数据信号线的电压为第一参考电压之后先关断第二晶体管，再上拉辅助信号线的电压至第一参考电压；其中，在关断第二晶体管之后，向电容器的第二电极施加第二写控制电压；第二写控制电压小于第一写控制电压。
9.根据另一些实施例，数据读写周期还包括：位于数据写入阶段之后的数据保持阶段。所述数据读写方法还包括：在数据保持阶段，先向电容器的第二电极施加第二写控制电压，上拉数据信号线的电压至第一参考电压；再关断第二晶体管，上拉辅助信号线的电压至第一参考电压；其中，第二写控制电压小于第一写控制电压。
10.根据一些实施例，数据读写周期还包括数据读取阶段。所述数据读写方法还包括：
在数据读取阶段，响应于读命令，向电容器的第二电极施加读控制电压，并通过辅助信号线向第一晶体管和第二晶体管同时提供第二参考电压；其中，数据信号线响应于第一晶体管是否导通读取数据。
11.根据一些实施例，存储节点写入的数据包括“1”或“0”。在数据读取阶段，存储节点写入的数据为“1”时，第一晶体管处于导通状态。存储节点写入的数据为“0”时，第一晶体管处于关断状态。
12.根据一些实施例，数据读写周期还包括：位于预充电阶段之前和/或位于数据读取阶段之前的待机阶段。数据读写方法还包括：在待机阶段，第一晶体管和第二晶体管处于关断状态，数据信号线向第一晶体管提供第一参考电压，辅助信号线向第一晶体管和第二晶体管同时提供第一参考电压。
13.根据一些实施例，数据读写周期还包括：位于数据写入阶段之后的数据保持阶段。数据读取阶段位于数据保持阶段之后。待机阶段包括：位于预充电阶段之前的第一待机阶段，以及位于数据保持阶段之后且位于数据读取阶段之前的第二待机阶段。
14.根据一些实施例，本公开又一方面还提供了一种数据读写电路，包括存储单元、数据信号线和辅助信号线。存储单元被配置为存储数据，包括电容器及与电容器的第一电极相连接的第一晶体管和第二晶体管。电容器还包括与第一电极相对设置的第二电极。数据信号线与第一晶体管相连接，被配置为于待机阶段和预充电阶段向第一晶体管提供第一参考电压，于数据写入阶段向第一晶体管提供数据电压，于数据读取阶段响应于所述第一晶体管是否导通读取数据。辅助信号线与第一晶体管、第二晶体管相连接，被配置为于待机阶段和预充电阶段向第一晶体管提供第一参考电压，于数据写入阶段浮置，于数据读取阶段向第一晶体管和第二晶体管同时提供第二参考电压。其中，数据对应的最大数据电压与第一晶体管的阈值电压之和为基准电压；第一参考电压大于基准电压。
15.根据一些实施例，数据读写电路还包括第一控制信号线和第二控制信号线。第一控制信号线与电容器的第二电极相连接，被配置为：于预充电阶段和数据写入阶段向电容器的第二电极施加第一写控制电压，于数据读取阶段向电容器的第二电极施加读控制电压。第二控制信号线与第二晶体管相连接，被配置为于待机阶段和数据读取阶段控制第二晶体管关断，于预充电阶段和数据写入阶段控制第二晶体管导通。
16.根据一些实施例，数据信号线还被配置为：于数据保持阶段，向第一晶体管提供第一参考电压。第二控制信号线还被配置为：于数据保持阶段，在数据信号线的电压为第一参考电压之后，控制第二晶体管关断。辅助信号线还被配置为：于数据保持阶段，在关断第二晶体管之后，向第一晶体管和第二晶体管同时提供第一参考电压。
17.此外，第一控制信号线还被配置为：于数据保持阶段，在关断第二晶体管之后，向电容器的第二电极施加第二写控制电压；其中，第二写控制电压小于第一写控制电压。
18.根据另一些实施例，第一控制信号线还被配置为：于数据保持阶段，向电容器的第二电极施加第二写控制电压；其中，第二写控制电压小于第一写控制电压。数据信号线还被配置为：于数据保持阶段，在第二电极的电压为第二写控制电压之后向第一晶体管提供第一参考电压。第二控制信号线还被配置为：于数据保持阶段，在数据信号线提供第一参考电压之后，控制第二晶体管关断。辅助信号线还被配置为：于数据保持阶段，在关断第二晶体管之后向第一晶体管和第二晶体管同时提供第一参考电压。
19.根据一些实施例，第一晶体管包括第一栅极、第一极和第二极。第二晶体管包括第二栅极、第一极和第二极。其中，第一栅极和第二晶体管的第一极均与电容器的第一电极相连接。电容器的第二电极与第一控制信号线相连接。第二栅极与第二控制信号线相连接。第一晶体管的第一极与数据信号线相连接。第一晶体管的第二极和第二晶体管的第二极分别与辅助信号线相连接。
20.根据一些实施例，存储单元的数量为多个。多个存储单元沿第一方向排布呈行，沿第二方向排布呈列；第一方向和第二方向相交。其中，一行存储单元共用一条第一控制信号线和一条第二控制信号线。一列存储单元共用一条数据信号线和一条辅助信号线。
21.根据一些实施例，数据读写电路还包括第一参考电压端和第二参考电压端。
22.第一参考电压端通过第一选通电路与数据信号线对应连接，通过第二选通电路与辅助信号线对应连接。其中，第一参考电压端被配置为提供第一参考电压。第一选通电路被配置为：于待机阶段和预充电阶段，选择连通第一参考电压端和数据信号线。第二选通电路被配置为：于待机阶段和预充电阶段，选择连通第一参考电压端和辅助信号线。
23.第二参考电压端通过第三选通电路与辅助信号线对应连接。其中，第二参考电压端被配置为提供第二参考电压。第三选通电路被配置为：于数据读取阶段选择连通第二参考电压端和辅助信号线。
24.根据一些实施例，本公开又一方面还提供了一种存储器，包括至少一个存储单元，以及与存储单元对应连接的第一位线、第二位线、第一字线和第二字线；其中，存储单元包括：电容器、第一晶体管和第二晶体管。电容器包括绝缘设置的第一电极和第二电极。第一晶体管和第二晶体管均包括栅极和第一极、第二极。第一电极、第一晶体管的栅极和第二晶体管的第一极相连接，且三者的连接交点为存储节点。第一字线与第二电极相连接，第二字线与第二晶体管的栅极相连接。第一位线与第一晶体管的第一极相连接，第二位线与第一晶体管的第二极、第二晶体管的第二极同时连接。第一位线被配置为：于数据写入阶段提供待写入数据的数据电压，于数据读取阶段响应于第一晶体管是否导通读取存储节点已写入的数据。
25.根据一些实施例，本公开又一方面还提供了一种存储器的驱动方法，应用于如上所述的存储器。所述方法包括步骤如下。
26.在预充电阶段，第一位线向第一晶体管的第一极提供第一参考电压。第二位线向第一晶体管的第二极和第二晶体管的第二极同时提供第一参考电压。第一字线向第二电极施加第一写控制电压。第二字线向第二晶体管的栅极施加第三写控制电压，控制第二晶体管导通，以对存储节点进行预充电。其中，第一参考电压大于存储单元待写入的最大数据电压和第一晶体管的阈值电压之和。
27.在数据写入阶段，第二位线浮置，第一位线向第一晶体管的第一极提供数据电压。第一晶体管导通，存储节点放电至稳定状态，写入所述数据电压对应的数据。
28.在数据读取阶段，第二字线向第二晶体管的栅极施加第四写控制电压，第二晶体管处于关断状态。第一字线向第二电极施加读控制电压。第二位线向第一晶体管的第二极和第二晶体管的第二极同时提供第二参考电压。第一位线响应于第一晶体管是否导通读取存储节点已写入的数据。
29.根据一些实施例，本公开又一方面还提供了一种电子设备，包括：如上一些实施例
中所述的数据读写电路；或如上一些实施例中所述的存储器。
30.本公开实施例可以/至少具有以下优点：
31.本公开实施例中，存储单元包括电容器及与电容器的第一电极相连接的第一晶体管和第二晶体管，通过设置数据信号线(第一位线)与存储单元内的第一晶体管连接，辅助信号线(第二位线)与存储单元内的第一晶体管和第二晶体管相连接，可以利用数据信号线(第一位线)和辅助信号线(第二位线)在数据读写周期的不同阶段分别向第一晶体管和第二晶体管提供不同的电信号，并结合对电容器第二电极以及第二晶体管二者控制电压的控制，从而于数据写入阶段在存储节点写入数据的同时将第一晶体管的阈值补偿电压保留于存储节点。如此，方便后续于数据读取阶段可以通过数据信号线(第一位线)读取不受第一晶体管阈值电压影响的数据，进而确保存储数据读取的准确度，以进一步提升存储器性能。
附图说明
32.为了更清楚地说明本公开实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。
33.图1为相关技术中提供的一种2t0c架构存储单元的电路示意图；
34.图2为本公开一些实施例中提供的一种数据读写电路或存储器的电路示意图；
35.图3为本公开一些实施例中提供的另一种数据读写电路或存储器的结构框图；
36.图4为图3所示数据读写电路或存储器的一种等效电路图；
37.图5为本公开一些实施例中提供的一种数据读写方法或一种存储器的驱动方法的时序图；
38.图6为本公开一些实施例中提供的另一种数据读写方法或另一种存储器的驱动方法的时序图；
39.图7为本公开一些实施例中提供的又一种数据读写方法或另一种存储器的驱动方法的时序图；
40.图8为本公开一些实施例中提供的一种数据读取阶段施加不同读控制电压时第一晶体管的电流-电压特性变化的曲线图。
41.附图说明：
42.u-存储单元，c-电容器，a-第一电极，b-第二电极，t1-第一晶体管，g1-第一栅极，s/d11-第一晶体管的第一极，s/d12-第一晶体管的第二极，t2-第二晶体管，g2-第二栅极、s/d21-第二晶体管的第一极，s/d22-第二晶体管的第二极，bl1-数据信号线或第一位线，bl2-辅助信号线或第二位线；wl-第一控制信号线或第一字线，wwl-第二控制信号线或第二字线，v1-第一参考电压端，v2-第二参考电压端，v3-第三参考电压端，10-第一选通电路，20-第二选通电路，30-第三选通电路，40-感测放大电路，ctl1-第一选通信号线，ctl2-第二选通信号线，ctl-r-读取选通信号线，tc1-第一选择晶体管，tc2-第二选择晶体管，tc3-第三选择晶体管。
具体实施方式
43.为了便于理解本公开，下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的实施例。但是，本公开可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本公开的公开内容更加透彻全面。
44.除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中在本公开的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本公开。
45.文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本公开的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
46.可以理解，本技术所使用的术语“第一”、“第二”、“第三”、“第四”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本技术的范围的情况下，可以将第一晶体管称为第二晶体管，且类似地，可将第二晶体管称为第一晶体管。第一晶体管和第二晶体管两者都是晶体管，但其不是同一晶体管。
47.可以理解，以下实施例中的“连接”，如果被连接的电路、模块、单元等相互之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。
48.在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。
49.目前，在dram中，各存储单元可以采用1t1c架构、2t0c架构及2t1c架构等。然而，存储单元采用2t1c架构时也容易面对更多新的挑战。
50.示例地，如图1中所示，采用2t1c架构的存储单元包括：读晶体管t_r、写晶体管t_w以及第一电极与读晶体管t_r的第二极、写晶体管t_w的第二极同时连接的电容器c；其中，电容器c的第二电极连接接地电压端。读晶体管t_r的栅极连接读字线read-wl，第一极连接读位线read-bl。写晶体管t_w的栅极连接写字线write-wl，第一极连接写位线write-bl。
51.本公开一些实施例提供的一种新的存储单元电路设计，驱动方法，其中，存储单元具有2t以及1c，2t同时参与预充电，2t同时参加写数据，实现在写入阶段对读晶体管vth的补偿。
52.本公开实施例中，存储单元的读晶体管t_r和写晶体管t_w在实现数据写入及数据读取时的工作相对独立，即：依赖于导通的写晶体管t_w将数据写入至电容器c，同时保持读晶体管t_r处于关断状态；依赖于读晶体管t_r是否导通从电容器c读取数据，同时保持写晶体管t_w处于关断状态。然而，受限于生产工艺及晶体管的使用时长，容易使得各晶体管(尤其是读晶体管t_r)的阈值电压产生较大变化，从而不可避免地会对数据的读取产生不良影响，导致影响数据读取的准确度。
53.本技术至少部分实施例中，读晶体管在数据写入阶段同时参与预充电和写入数
据，在读阶段用于读数据。
54.本公开一些实施例提供了一种数据读写电路及其方法、存储器及其驱动方法、电子设备，可以利用数据信号线(或第一位线)和辅助信号线(或第二位线)在数据读写周期的不同阶段分别向存储单元内的第一晶体管和第二晶体管提供不同的电信号，并结合对存储单元内电容器和第二晶体管二者控制电压的控制，于数据写入阶段在存储节点写入数据的同时将第一晶体管的阈值补偿电压保留于存储节点。从而方便后续于数据读取阶段可以通过数据信号线读取不受第一晶体管阈值电压影响的数据，进而确保存储数据读取的准确度，以进一步提升电子设备的性能。其中，数据信号线(或第一位线)不仅可以在数据写入阶段提供待写入数据的数据电压，还可以在数据读取阶段响应于第一晶体管是否导通读取已写入的数据。
55.可以理解，存储器通常包含多个存储单元，各存储单元可以二维单层分布或三维多层分布。为了方便描述以及理解，以下一些实施例中的数据读写电路及数据读写方法，以一个存储单元及其对应的驱动为例进行了介绍。并且，在介绍本公开实施例提供的方案时，本公开实施例提及的数据读写电路主要指存储单元阵列内的电路，不包含外围电路(例如行选址驱动电路、列选址驱动电路等)。该数据读写电路包含至少一个存储单元的元器件及与该存储单元相连接的驱动引线。
56.请参阅图2，在本公开一些实施例提供的数据读写电路，包括：存储单元u、数据信号线bl1和辅助信号线bl2。
57.存储单元u被配置为存储数据，包括第一晶体管t1、第二晶体管t2以及电容器c；
58.如图2，电容器c包含相互绝缘的两个电极，其中一个为第一电极a，其与第一晶体管t1的第一栅极g1连接，同时与第二晶体管t2的第一极s/d21连接。电容器c还包括与第一电极a相对设置的第二电极b，第二电极b与第一控制信号线wl连接。电容器c的第一电极a、第一晶体管t1的第一栅极g1和第二晶体管t2的第一极s/d21三者相连接的交点为存储节点sn。
59.存储单元u的数据读写时序包括：数据写入阶段、数据读取阶段、以及数据写入或读取之前的待机阶段(可以理解为stand by阶段)；其中，本技术实施例中在数据写入阶段之前还包括预充电阶段，在数据写入阶段之后还包括数据保持阶段。
60.数据信号线bl1与第一晶体管t1相连接，被配置为于待命阶段和预充电阶段向第一晶体管t1提供第一参考电压，于数据写入阶段向第一晶体管t1提供数据电压，于数据读取阶段响应于第一晶体管t1是否导通读取数据。此处，在数据写入阶段向第一晶体管t1提供数据电压后，可以存储该数据电压的数据。
61.辅助信号线bl2与第一晶体管t1、第二晶体管t2相连接，被配置为于待命阶段和预充电阶段向第一晶体管t1提供第一参考电压，于数据写入阶段浮置，于数据读取阶段向第一晶体管t1和第二晶体管t2同时提供第二参考电压。
62.本公开实施例中，存储单元u可存储数据对应的最大数据电压与第一晶体管t1的阈值电压之和为基准电压，数据信号线bl1和辅助信号线bl2提供的第一参考电压大于所述基准电压。
63.此处，存储单元u可存储数据对应的最大数据电压，是指：在存储单元u可存储的各数据中，例如数据“1”或数据“0”中，对应数据电压绝对值最大的电压。例如，存储单元u可存
储的数据包括数据“0”和数据“1”，其中，数据“1”对应的数据电压vdata1和数据“0”对应的数据电压vdata0可以同为正性电压或者同为负性电压。并且，数据“1”对应的数据电压vdata1的绝对值大于数据“0”对应的数据电压vdata0的绝对值。基于此，数据“1”对应的数据电压即可以为存储单元u可存储数据的最大数据电压。反之亦然。
64.可以理解，在以数据“1”对应的数据电压vdata1为存储单元u可存储数据的最大数据电压时，该最大数据电压与第一晶体管t1的阈值电压vth之和为基准电压，即基准电压为vdata1 vth。此处，基准电压是为了方便描述，给予的最大数据电压与第一晶体管t1的阈值电压vth之和的定义，其仅是用于示意以基准电压为参照标准时第一参考电压的取值范围。例如，第一参考电压大于基准电压(即大于vdata1 vth)。并且，第一参考电压和基准电压的差值可以根据需求合理设定。
65.示例地，第二参考电压小于第一参考电压。以第一晶体管t1和第二晶体管t2均为n型晶体管示例，第一参考电压可以由第一参考电压端提供，第一参考电压端例如为可以提供额定高电平电压的电源电压端；第二参考电压可以由第二参考电压端提供，第二参考电压端例如为可以提供额定低电平电压的公共电压端。
66.示例地，第二参考电压大于存储单元u可存储数据的最小数据电压，且小于存储单元u可存储数据的最大数据电压。例如，vdata1＞第二参考电压＞vdata0。
67.此处，可以理解，在数据读写电路的实际应用中，考虑到电容器c、数据信号线bl1和辅助信号线bl2之间的耦合效应，第二参考电压v2可以大于最小数据电压和因耦合效应带来的电压变量(矢量)之和，以及小于最大数据电压和因耦合效应带来的电压变量(矢量)之和，以便于在数据读取阶段明显区分数据“1”和数据“0”所带来的电压变化或电流变化。并且，因不同时序和/或不同控制电压给数据读写电路带来的耦合效应不同，前述的电压变量(矢量)可结合实际情况具体确定。
68.在一些实施例中，请参阅图2，数据读写电路还包括第一控制信号线wl和第二控制信号线wwl。电容器c包括第一电极a和第二电极b。第一晶体管t1包括第一栅极g1、第一极s/d11和第二极s/d12。第二晶体管t2包括第二栅极g2、第一极s/d21和第二极s/d22。其中，第一栅极g1和第二晶体管t2的第一极s/d21均与第一电极a相连接，且第一栅极g1、第二晶体管t2的第一极s/d21和第一电极a三者相连接的交点为存储节点sn。第二电极b与第一控制信号线wl相连接。第二栅极g2与第二控制信号线wwl相连接。第一晶体管t1的第一极s/d11与数据信号线bl1相连接。第一晶体管t1的第二极s/d12和第二晶体管t2的第二极s/d22分别与辅助信号线bl2相连接。
69.此处，匹配电流的传输方向，在第一晶体管t1的第一极s/d11和第二极s/d12中，一者可以为源极，另一者可以为漏极。在第二晶体管t2的第一极s/d21和第二极s/d22中，一者可以为源极，另一者可以为漏极。
70.图2中，上述两个晶体管均为n型晶体管，实际应用中不限制晶体管的类型。
71.本公开实施例中，存储单元u包括电容器c及与电容器c的第一电极a相连接的第一晶体管t1和第二晶体管t2，通过设置数据信号线bl1与存储单元u内的第一晶体管t1相连接，辅助信号线bl2与存储单元u内的第一晶体管t1、第二晶体管t2相连接，可以利用数据信号线bl1和辅助信号线bl2在数据读写周期的不同阶段分别向第一晶体管t1和第二晶体管t2提供不同的电信号，并结合对电容器c第二电极b和第二晶体管t2二者控制电压的控制，
于数据写入阶段在存储节点sn写入数据的同时将第一晶体管t1的阈值补偿电压保留于存储节点sn。从而方便后续于数据读取阶段可以通过数据信号线bl1读取不受第一晶体管t1阈值电压vth影响的数据，进而确保存储数据读取的准确度，以进一步提升存储器性能。此外，在本公开实施例提供的数据读写电路中，无需在存储单元u内设置接地端，还有利于进一步实现存储单元u的高密度集成。
72.需要补充的是，在一些实施例中，第一控制信号线wl与电容器c的第二电极b相连接，被配置为：于预充电阶段和数据写入阶段向电容器c的第二电极b施加第一写控制电压。此处，第一控制信号线wl还可以视需求被配置为向电容器c的第二电极b施加第二写控制电压。
73.在一些实施例中，第二控制信号线wwl与第二晶体管t2的第二栅极g2相连接，被配置为于待机阶段和数据读取阶段控制第二晶体管t2关断，于预充电阶段和数据写入阶段控制第二晶体管t2导通。其中，第二控制信号线wwl控制第二晶体管t2导通的控制电压为第三写控制电压。并且，第二晶体管t2的关断可以通过第二控制信号线wwl向第二栅极g2施加的关断控制电压(例如第四写控制电压)控制实现。
74.示例地，第一晶体管t1和第二晶体管t2均为n型晶体管。相应地，第一写控制电压和第三写控制电压均为高电平电压。第二写控制电压和第四写控制电压均为低电平电压。进一步地，第一写控制电压可以小于第三控制电压，第一写控制电压可以根据需求合理设置。第二写控制电压和第四写控制电压可以相同，例如均为接地电压。
75.在一些实施例，写周期还包括位于数据写入阶段之后的数据保持阶段。
76.在一些示例中，数据信号线bl1还被配置为：于数据保持阶段，向第一晶体管t1提供第一参考电压。第二控制信号线wwl还被配置为：于数据保持阶段，在数据信号线bl1的电压为第一参考电压之后，控制第二晶体管t2关断。辅助信号线bl2还被配置为：于数据保持阶段，在关断第二晶体管t2之后，向第一晶体管t1和第二晶体管t2同时提供第一参考电压。
77.此外，第一控制信号线wl还被配置为：于数据保持阶段，在关断第二晶体管t2之后，向电容器c的第二电极b施加第二写控制电压。其中，第二写控制电压小于第一写控制电压。并且，第二写控制电压和第一写控制电压的差值，可以视需求合理设定。
78.本公开实施例中，在写入数据data至存储节点sn之后的数据保持阶段，上拉数据信号线bl1的电压至第一参考电压v1，可以通过第一晶体管t1第一极s/d11和存储节点sn之间的电压差使得第一晶体管t1呈关断状态。此时，连接存储节点sn和辅助信号线bl2的第二晶体管t2呈导通状态，基于电容器c、数据信号线bl1和辅助信号线bl2之间的耦合效应，可以保持存储节点sn电压的稳定。之后，先关断第二晶体管t2，再通过辅助信号线bl2向第一晶体管t1和第二晶体管t2同时提供第一参考电压，可以避免第二晶体管t2产生漏电流，从而将数据data保持于存储节点sn。
79.可以理解，在数据读取阶段，数据信号线bl1响应于第一晶体管t1是否导通而读取数据data，可以表现为通过数据信号线bl1所传输电流或电压的变化读取数据data。因此，在数据保持阶段，在关断第二晶体管t2之后，还可以利用第一控制信号线wl向电容器c的第二电极b施加第二写控制电压。第二写控制电压小于第一写控制电压，可以拉低存储节点sn的电压。如此，不仅可以进一步确保第一晶体管t1的关断状态，避免第一晶体管t1产生漏电流，还方便于后续通过第一控制信号线wl向电容器c的第二电极b施加读控制电压，进而实
现数据data的读取扫描控制。
80.在另一些示例中，第一控制信号线wl还被配置为：于数据保持阶段，向电容器c的第二电极b提供第二写控制电压，第二写控制电压小于第一写控制电压。数据信号线bl1还被配置为：于数据保持阶段，在第二电极b的电压为第二写控制电压之后向第一晶体管t1提供第一参考电压。第二控制信号线wwl还被配置为：于数据保持阶段，在数据信号线bl1提供第一参考电压之后，控制第二晶体管t2关断。辅助信号线bl2还被配置为：于数据保持阶段，在关断第二晶体管t2之后，向第一晶体管t1和第二晶体管t2同时提供第一参考电压。
81.本公开实施例中，在写入数据data至存储节点sn之后，先向电容器c的第二电极b提供第二写控制电压。第二写控制电压小于第一写控制电压，可以拉低存储节点sn的电压，以控制第一晶体管t1处于关断状态。之后，上拉数据信号线bl1的电压至第一参考电压v1。由于此时连接存储节点sn和辅助信号线bl2的第二晶体管t2保持导通状态，存储节点sn的电压保持稳定。最后，关断第二晶体管t2，再通过辅助信号线bl2向第一晶体管t1和第二晶体管t2同时提供第一参考电压，可以避免第二晶体管t2产生漏电流，并将数据data稳定于存储节点sn。
82.需要说明的是，上述第一控制信号线wl对电容器c第二电极b上电压的控制，以及第二控制信号线wwl对第二晶体管t2中第二栅极g2电压的控制，可以详见后文中的数据读写方法中。此处仅对第一控制信号线wl和第二控制信号线wwl的连接关系及基本功能进行了介绍。
83.在一些实施例中，第一控制信号线wl和第二控制信号线wwl提供的各写控制电压为脉冲电压。
84.在一些实施例中，第一控制信号线wl在写周期内提供的第一写控制电压和其在读周期内提供的读控制电压可以相同，也可以不同。
85.示例地，第一写控制电压和读控制电压相同。以第一晶体管t1和第二晶体管t2均为n型晶体管示例，第一写控制电压和读控制电压可以均为高电平电压。以第一晶体管t1和第二晶体管t2均为p型晶体管示例，第一写控制电压和读控制电压可以均为低电平电压。
86.示例地，第一写控制电压小于读控制电压。例如，第一写控制电压的电压绝对值小于读控制电压的电压绝对值。
87.以上为本技术实施例提供的存储单元，存储单元的驱动方法，以下将介绍该存储单元的存储阵列。
88.在一些实施例中，请参阅图3和图4，存储单元u的数量为多个。多个存储单元u沿第一方向排布呈行，沿第二方向排布呈列；图中示意性地给出m
×
n个存储单元。第一方向和第二方向相交。此处，第一方向为行方向，也为第一控制信号线wl和/或第二控制信号线wwl的延伸方向。第二方向为列方向，也为数据信号线bl1和/或辅助信号线bl2的延伸方向。第一方向和第二方向例如正交。
89.示例地，如图3和图4中所示，一行存储单元u共用一条第一控制信号线wl，共用一条第二控制信号线wwl。一列存储单元u共用一条数据信号线bl1，共用一条辅助信号线bl2。图中各存储单元中的晶体管以n型晶体管为例。
90.示例地，数据信号线bl1与存储节点sn之间的耦合电容小于第一目标阈值。辅助信号线bl2与存储节点sn之间的耦合电容小于第二目标阈值。此处，第一目标阈值和第二目标
阈值相同或不同，均可。
91.进一步，第一目标阈值和第二目标阈值均可以采用一较小值。
92.示例地，数据信号线bl1与存储节点sn之间的耦合电容为第一耦合电容。数据信号线bl1与电容器c、辅助信号线bl2之间的总耦合电容为第二耦合电容。第一耦合电容和第二耦合电容的比值小于目标值。并且，目标值越小越好。
93.在一些实施例中，请继续参阅图3和图4，数据读写电路还包括第一参考电压端v1和第二参考电压端v2。
94.第一参考电压端v1通过第一选通电路10与数据信号线bl1对应连接，通过第二选通电路20与辅助信号线bl2对应连接。第一参考电压端v1被配置为提供第一参考电压。第一选通电路10被配置为：于待机阶段和预充电阶段，选择连通第一参考电压端v1和数据信号线bl1；第二选通电路20被配置为：于待机阶段和预充电阶段，选择连通第一参考电压端v1和辅助信号线bl2。
95.第二参考电压端v2通过第三选通电路30与辅助信号线bl2对应连接。第二参考电压端v2被配置为提供第二参考电压。第三选通电路30被配置为：于数据读取阶段选择连通第二参考电压端v2和辅助信号线bl2。
96.示例地，连接数据信号线bl1的第一参考电压端v1和连接辅助信号线bl2的第一参考电压端v1可以为同一电压端，也可以为提供相同电压的不同电压端。
97.进一步地，连接数据信号线bl1的第一参考电压端v1和连接辅助信号线bl2的第一参考电压端v1为提供相同电压的不同电压端，且该不同电压端可以分区域设置，例如分别设置于存储单元u阵列相对的两侧。
98.在一些实施例中，如图4中所示，第一选通电路10包括与各数据信号线bl1一一对应地相连的第一选择晶体管tc1；其中，各第一选择晶体管tc1的栅极均与第一选通信号线ctl1连接；各第一选择晶体管tc1的第一极分别与对应的数据信号线bl1连接；各第一选择晶体管tc1的第二极均与第一参考电压端v1连接。
99.第二选通电路20包括与各辅助信号线bl2一一对应地相连的第二选择晶体管tc2；其中，各第二选择晶体管tc2的栅极均与第二选通信号线ctl2连接；各第二选择晶体管tc2的第一极分别与对应的辅助信号线bl2连接；各第二选择晶体管tc2的第二极均与第一参考电压端v1连接。
100.第三选通电路30包括与各辅助信号线bl2一一对应地相连的第三选择晶体管tc3；其中，各第三选择晶体管tc3的栅极均与读取选通信号线ctl-r连接；各第三选择晶体管tc3的第一极分别与对应的辅助信号线bl2连接；各第三选择晶体管tc3的第二极均与第二参考电压端v2连接。
101.在上述一些实施例提及的各选择晶体管的第一极和第二极中，其中一者可以为源极，另一者可以为漏极。并且，各选择晶体管可以响应于对应选通信号线提及的选通信号择一导通，以实现对各存储单元u的读写控制。
102.在一些实施例中，请继续参阅图3和图4，数据读写电路还可以包括一个或多个感测放大电路40。例如，数据读写电路包括与数据信号线bl1一一对应地多个感测放大电路40。并且，各数据信号线bl1远离第一参考电压端v1的一端分别与对应的感测放大电路40连接，以读取数据。
103.此处，匹配数据读写电路读取数据的方式，感测放大电路40可以采用电流感测放大电路或电压感测放大电路。
104.示例地，感测放大电路40为电流感测放大电路。如此，在数据读取阶段，数据信号线bl1持续提供第一参考电压，响应于第一晶体管t1是否导通，感测放大电路40可以通过感测数据信号线bl1所传输电流的变化读取数据。
105.示例地，感测放大电路40为电压感测放大电路。在数据读取阶段，响应于第一晶体管t1是否导通，数据信号线bl1预提供的第一参考电压可以变化或不变化，以使得感测放大电路40可以通过感测数据信号线bl1所传输电压的变化读取数据。
106.此外，本公开实施例对感测放大电路40的电路结构不作限定。例如，感测放大电路40为电压感测放大电路，例如为比较放大电路，感测放大电路40可以与第三参考电压端v3连接，以通过比较第三参考电压端v3提供的第三参考电压和数据信号线bl所传输电压的差值，读取数据。
107.需要补充的是，上述一些实施例中，请结合图3和图4理解，第一控制信号线wl提供的第一写控制电压及第二控制信号线wwl提供的第三写控制电压，均是针对该存储单元u在执行数据写入时提供的控制电压。基于此，可以理解，对于存储单元u阵列，在向执行数据写入的存储单元u所在行提供前述的第一写控制电压和第三写控制电压之外，其他行存储单元u对应的第一控制信号线wl提供第二写控制电压，其他行存储单元u对应的第二控制信号线wwl提供第四写控制电压即可，以实现存储单元u阵列的行扫描写入。
108.本公开一些实施例还提供了一种数据读写方法，以实现上述数据读写电路的数据读写过程。该数据读写方法可以应用于任一存储单元u，存储单元u被配置为存储数据，其结构可以参见前述一些实施例中的相关描述。上述数据读写电路所具有的技术优势，该数据读写方法也均具备。
109.请结合图2、图5、图6和图7理解，在本公开一些实施例提供的数据读写方法中，存储单元u的数据读写周期t包括写周期tw、读周期tr及待机阶段(例如第一待机阶段t
d1
和第二待机阶段t
d2
)。
110.在一些实施例中，如图5中所示，写周期tw包括预充电阶段t
w1
和数据写入阶段t
w2
。所述数据读写方法包括步骤s100和s200。
111.s100，在预充电阶段t
w1
，数据信号线bl1向第一晶体管t1提供第一参考电压v1，辅助信号线bl2向第一晶体管t1和第二晶体管t2同时提供第一参考电压v1；电容器c的第二电极b施加第一写控制电压v
cw1
，第二晶体管t2导通，对存储节点sn进行预充电；其中，数据对应的最大数据电压与第一晶体管t1的阈值电压v
th
之和为基准电压，第一参考电压v1大于基准电压。
112.此处，在完成存储节点sn的预充电之后，存储节点sn的电压为第一参考电压v1。
113.示例地，存储单元u可存储的数据包括数据“0”和数据“1”，其中，数据“1”对应的数据电压vdata1大于数据“0”对应的数据电压vdata0。基于此，数据“1”对应的数据电压vdata1即可以为存储单元u可存储数据的最大数据电压。反之亦然。
114.基于此，在以数据“1”对应的数据电压vdata1为存储单元u可存储数据的最大数据电压时，基准电压为vdata1 vth，第一参考电压大于vdata1 vth。并且，第一参考电压和基准电压的差值可以根据需求合理设定。
115.此处，基准电压是为了方便描述，给予的最大数据电压与第一晶体管t1的阈值电压vth之和的定义，其仅是用于示意以基准电压为参照标准时第一参考电压的取值范围。
116.示例地，第一晶体管t1和第二晶体管t2采用n型晶体管或p型晶体管，也均是允许的。为方便描述，以下一些实施例中均是以第一晶体管t1和第二晶体管t2为n型晶体管作为示例进行了表述。
117.在一些实施例中，请继续参阅图2、图5、图6和图7，在预充电阶段t
w1
，第一控制信号线wl向电容器c施加第一写控制电压v
cw1
。第二控制信号线wwl向第二晶体管t2的第二栅极g2提供第三写控制电压v
cw3
。此时，数据信号线bl1向第一晶体管t1的第一极s/d11提供第一参考电压v1，辅助信号线bl2向第一晶体管t1的第二极s/d12提供第一参考电压v1，第一晶体管t1处于非导通状态。示例地，第一写控制电压v
cw1
和第三写控制电压v
cw3
均为高电平电压。
118.示例地，第一写控制电压v
cw1
小于第三写控制电压v
cw3
，第一写控制电压v
cw1
可以根据需求合理设置。
119.s200，在数据写入阶段t
w2
，响应于写命令，辅助信号线bl2浮置，数据信号线bl1向第一晶体管t1提供数据电压vdata，第一晶体管t1导通。存储节点sn放电至稳定状态，写入数据电压vdata对应的数据data。
120.此处，存储节点sn放电至稳定状态，是指：存储节点sn的电压变化趋于0。在存储节点sn放电至稳定状态之后，存储节点sn的电压为vdata vth(包括近似等于)。
121.并且，如图5、图6和图7中所示，在数据写入阶段t
w2
，第一控制信号线wl向电容器c的第二电极b持续施加第一写控制电压v
cw1
。第二控制信号线wwl向第二晶体管t2的第二栅极g2持续提供第三写控制电压v
cw3
。此时，数据信号线bl1向第一晶体管t1的第一极s/d11提供数据电压vdata，辅助信号线bl2浮置。
122.此外，数据信号线bl1提供的数据电压vdata与待写入的数据相关。例如，待写入数据为数据“1”，数据信号线bl1在数据写入阶段t
w2
提供的数据电压为vdata1。或者，还例如，待写入数据为数据“0”，数据信号线bl1在数据写入阶段t
w2
提供的数据电压为vdata0。
123.在一些实施例中，如图3和图4中所示，辅助信号线bl2通过第二选通电路20与第一参考电压端v1相连，并通过第三选通电路30与第二参考电压端v2相连。辅助信号线bl2浮置，是指：与该辅助信号线bl2相连的第二选通电路20和第三选通电路30均呈关断状态，辅助信号线bl2连接第二选通电路20和第三选通电路30的端部无信号输入。
124.在一些实施例中，写周期tw还包括：位于数据写入阶段t
w2
之后的数据保持阶段t
w3
。
125.在一些示例中，请参阅图6，所述数据读写方法还包括步骤s300。
126.s300，在数据保持阶段t
w3
，上拉数据信号线bl1的电压至第一参考电压v1，并于数据信号线bl1的电压为第一参考电压之后先关断第二晶体管t2，再上拉辅助信号线bl2的电压至第一参考电压v1。
127.此外，请继续参阅图6，在关断第二晶体管t2之后，所述数据读写方法还包括：向电容器c的第二电极b施加第二写控制电压v
cw2
，第二写控制电压v
cw2
小于第一写控制电压v
cw1
。并且，第二写控制电压和第一写控制电压的差值，可以视需求合理设定。
128.本公开实施例中，在写入数据data至存储节点sn之后的数据保持阶段t
w3
，可以上拉数据信号线bl1的电压至第一参考电压v1，并通过第一晶体管t1第一极s/d11和存储节点
sn之间的电压差使得第一晶体管t1呈关断状态。此时，连接存储节点sn和辅助信号线bl2的第二晶体管t2呈导通状态，基于电容器c、数据信号线bl1和辅助信号线bl2之间的耦合效应，可以保持存储节点sn电压的稳定(例如保持于vdata vth)。之后，先关断第二晶体管t2，再通过辅助信号线bl2向第一晶体管t1和第二晶体管t2同时提供第一参考电压v1，可以将数据data保留于存储节点sn(存储节点sn的电压包含vdata vth)。
129.可以理解，在数据读取阶段tr，数据信号线bl1响应于第一晶体管t1是否导通而读取数据data，可以表现为通过数据信号线bl1所传输电流或电压的变化读取数据data。因此，在数据保持阶段t
w3
，在关断第二晶体管t2之后，还可以利用第一控制信号线wl向电容器c的第二电极b施加第二写控制电压v
cw2
。第二写控制电压v
cw2
小于第一写控制电压v
cw1
，可以拉低存储节点sn的电压。如此，不仅可以进一步确保第一晶体管t1的关断状态，避免第一晶体管t1产生漏电流，还方便于后续通过第一控制信号线wl向电容器c的第二电极b施加读控制电压v
cr
，进而实现数据data的读取扫描控制。
130.此处，请参阅图6，在数据保持阶段t
w3
，在关断第二晶体管t2之后，先上拉辅助信号线bl2的电压至第一参考电压v1，或者先通过第一控制信号线wl向电容器c的第二电极b施加第二写控制电压v
cw2
，或者二者同时进行，也均是允许的。
131.并且，在关断第二晶体管t2之后，第一控制信号线wl向电容器c的第二电极b施加第二写控制电压v
cw2
时，存储节点sn的电压会随之变化。例如，第二写控制电压v
cw2
为低电平电压，若存储节点sn写入的数据为数据“1”，则存储节点sn的电压可以对应变化为：vdata1 vth
‑△
v；若存储节点sn写入的数据为数据“0”，则存储节点sn的电压可以对应变化为：vdata0 vth
‑△
v。
132.相应地，在后续的数据读取阶段tr，第一控制信号线wl向电容器c的第二电极b施加读控制电压v
cr
时，存储节点sn的电压会随之变化。例如，读控制电压v
cr
为高电平电压，若存储节点sn写入的数据为数据“1”，则存储节点sn的电压可以对应变化为：vdata1 vth
‑△
v
△
v'；若存储节点sn写入的数据为数据“0”，则存储节点sn的电压可以对应变化为：vdata0 vth
‑△
v
△
v'。
133.本公开实施例中，存储节点sn的电压在第一控制信号线wl向电容器c的第二电极b施加第二写控制电压v
cw2
或读控制电压v
cr
之后虽然发生了变化，但存储节点sn的电压始终包括写入数据对应的数据电压vdata和第一晶体管t1的阈值电压vth，并且对应于不同的数据电压(例如vdata1和vdata0)，存储节点sn的电压变化是相同的，不影响数据读取阶段tr准确读取数据。
134.在另一些示例中，请参阅图7，所述数据读写方法还包括步骤s300'。
135.s300'，在数据保持阶段t
w3
，先向电容器c的第二电极b施加第二写控制电压v
cw2
，上拉数据信号线bl1的电压至第一参考电压v1；再关断第二晶体管t2，上拉辅助信号线bl2的电压至第一参考电压v1。其中，第二写控制电压v
cw2
小于第一写控制电压v
cw1
。
136.此处，可以理解，第二晶体管t2的关断可以通过第二控制信号线wwl向第二栅极g2施加的关断控制电压(即第四写控制电压v
cw4
)控制实现。
137.示例地，第二写控制电压v
cw2
和第四写控制电压v
cw4
相同。
138.示例地，第一晶体管t1和第二晶体管t2均为n型晶体管。相应地，第二写控制电压v
cw2
和第四写控制电压v
cw4
均为低电平电压。
139.本公开实施例中，在写入数据data至存储节点sn之后，先向电容器c的第二电极b施加第二写控制电压v
cw2
。第二写控制电压v
cw2
小于第一写控制电压v
cw1
，可以拉低存储节点sn的电压，以控制第一晶体管t1处于关断状态。之后，上拉数据信号线bl1的电压至第一参考电压v1。由于此时连接存储节点sn和辅助信号线bl2的第二晶体管t2保持导通状态，存储节点sn的电压保持稳定(例如保持于vdata vth)。最后，关断第二晶体管t2，再通过辅助信号线bl2向第一晶体管t1和第二晶体管t2同时提供第一参考电压v1，可以避免第二晶体管t2产生漏电流，并将数据data稳定于存储节点sn(例如存储节点sn的电压为vdata vth)。
140.在一些实施例中，如图5、图6和图7中所示，读周期tr包括：数据读取阶段tr。所述数据读写方法还包括步骤s400。
141.s400，在数据读取阶段tr，响应于读命令，向电容器c的第二电极b施加读控制电压v
cr
，并通过辅助信号线bl2向第一晶体管t1和第二晶体管t2同时提供第二参考电压v2；其中，数据信号线bl1还被配置为：响应于第一晶体管t1是否导通读取数据。
142.示例地，第二参考电压v2小于第一参考电压v1。
143.示例地，第二参考电压v2大于存储单元u可存储数据的最小数据电压，且小于存储单元u可存储数据的最大数据电压。例如，vdata1＞v2＞vdata0。
144.此处，可以理解，在数据读写电路的实际应用中，考虑到电容器c、数据信号线bl1和辅助信号线bl2之间的耦合效应，第二参考电压v2可以大于最小数据电压和因耦合效应带来的电压变量(矢量)之和，以及小于最大数据电压和因耦合效应带来的电压变量(矢量)之和。
145.在一些实施例中，第一控制信号线wl在写周期tw内提供的第一写控制电压v
cw1
和其在读周期tr内提供的读控制电压v
cr
可以相同，也可以不同。
146.示例地，第一写控制电压v
cw1
和读控制电压v
cr
相同。
147.示例地，第一写控制电压v
cw1
小于读控制电压v
cr
。
148.此处，响应于读命令向电容器c第二电极b施加的读控制电压v
cr
，是指：通过第一控制信号线wl所施加的合适电压，能够确保第一晶体管t1在存储节点sn存储不同数据时对应处于不同的状态。
149.图8中的(a)图和(b)图分别示出了在向电容器c的第二电极b施加两种不同的读控制电压v
cr
时，第一晶体管t1的电流-电压特性曲线图；其中，(a)图对应的读控制电压v
cr
小于(b)图对应的读控制电压v
cr
。通过比对图8中的(a)图和(b)图可知，合理选择读控制电压v
cr
的大小，可以在存储节点sn存储数据“0”或数据“1”时，确保第一晶体管t1能够存在明显的导通或关断状态，以利于读取数据。
150.在一些实施例中，请结合图5、图6、图7和图8理解，存储节点sn写入的数据包括“1”或“0”。在数据读取阶段tr，向电容器c的第二电极b施加读控制电压v
cr
之后：
151.若存储节点sn存储的数据为“1”时，则第一晶体管t1的栅源电压v
gs
(即第一栅极g1与其第二极s/d12之间的电压差)较大，并大于第一晶体管t1的阈值电压vth，第一晶体管t1处于导通状态。
152.若存储节点sn存储的数据为“0”时，则第一晶体管t1的栅源电压v
gs
(即第一栅极g1与其第二极s/d12之间的电压差)较小，并小于第一晶体管t1的阈值电压vth，第一晶体管t1处于关断状态。
153.为了更清楚的说明数据读取阶段tr的数据读取过程，以下以图5和图7所示的数据读取方法进行了示例，图6所示的数据读取方法可以适应性理解。
154.在数据读取阶段tr，若第一晶体管t1中第一栅极g1的电压为存储节点sn写入数据“1”后的电压，即＝vdata1 vth。第一晶体管t1中第二极s/d12的电压为辅助信号线bl2提供的第二参考电压v2。第一晶体管t1的栅源电压v
gs
＝vdata1 vth-v2。由于v2小于vdata1，因此第一晶体管t1栅源电压v
gs
大于vth。
155.在数据读取阶段tr，若第一晶体管t1中第一栅极g1的电压为存储节点sn写入数据“0”后的电压，即＝vdata0 vth。第一晶体管t1中第二极s/d12的电压为辅助信号线bl2提供的第二参考电压v2。第一晶体管t1的栅源电压v
gs
＝vdata0 vth-v2。由于v2大于vdata0，因此第一晶体管t1的栅源电压v
gs
小于vth。
156.此外，请结合图3、图4、图5、图6及图7理解，匹配数据读写电路读取数据的方式，数据信号线bl1响应于第一晶体管t1是否导通读取数据的方式可以表现为：电流感测读取或电压感测读取。
157.示例地，在数据读取阶段tr，数据信号线bl1持续提供第一参考电压v1，响应于第一晶体管t1是否导通，数据信号线bl1连接的感测放大电路40可以通过感测数据信号线bl1所传输电流的变化读取数据。
158.示例地，在数据读取阶段tr，响应于第一晶体管t1是否导通，数据信号线bl1预提供的第一参考电压v1可以变化或不变化，以使得感测放大电路40可以通过感测数据信号线bl1所传输电压的变化读取数据。
159.值得一提的是，在一些实施例中，请参阅图5、图6和图7，数据读写周期t还包括：位于预充电阶段t
w1
之前和/或位于数据读取阶段tr之前的待机阶段(即stand by阶段)。
160.示例地，如图6和图7中所示，数据读写周期t还包括：位于数据写入阶段t
w2
之后的数据保持阶段t
w3
。数据读取阶段tr位于数据保持阶段t
w3
之后。待机阶段，包括：位于预充电阶段t
w1
之前的第一待机阶段t
d1
，以及位于数据保持阶段t
w3
之后且位于数据读取阶段tr之前的第二待机阶段t
d2
。
161.相应地，本公开实施例提供的数据读写方法还包括如下步骤。
162.在待机阶段(包括第一待机阶段t
d1
和第二待机阶段t
d2
)，第一晶体管t1和第二晶体管t2处于关断状态，数据信号线bl1向第一晶体管t1提供第一参考电压v1，辅助信号线bl2向第一晶体管t1和第二晶体管t2同时提供第一参考电压v1。
163.本公开实施例在待机阶段，可以利用数据信号线bl1向第一晶体管t1的第一极提供第一参考电压v1，利用辅助信号线bl2向第一晶体管t2的第二极提供第一参考电压v1，从而确保第一晶体管t1的第一极和第二极之间无较大压差，以有效降低漏电流产生的风险。尤其是在第一参考电压v1为高电平电压的情况下。
164.此外，可以理解，上述一些实施例中提及的第一待机阶段t
d1
和第二待机阶段t
d2
，即为前述数据读写电路中提及的待机阶段。结合前述记载，第一待机阶段t
d1
可以独立于写周期tw之外，第二待机阶段t
d2
可以独立于读周期tr之外。并且，基于第一待机阶段t
d1
和第二待机阶段t
d2
时，数据信号线bl1、辅助信号线bl2、第一控制信号线wl和第二控制信号线wwl所提供的电压信号相同，第一待机阶段t
d1
和第二待机阶段t
d2
也可以视为是同一待机阶段，以响应于接收命令的不同而进入不同的读写周期。例如，在接收到写命令时对应进入写周
期，或在接收到读命令时对应进入读周期。
165.可以理解，在第一待机阶段t
d1
和第二待机阶段t
d2
，第一控制信号线wl向电容器c的第二电极b施加第二写控制电压v
cw2
；第二控制信号线wwl向第二晶体管t2的第二栅极g2施加第四写控制电压v
cw4
。
166.示例地，第二写控制电压v
cw2
和第四写控制电压v
cw4
相同。
167.示例地，第一晶体管t1和第二晶体管t2均为n型晶体管。第二写控制电压v
cw2
和第四写控制电压v
cw4
均为低电平电压。
168.本公开实施例中，存储单元u被配置为存储数据，包括电容器c及与电容器c的第一电极a相连接的第一晶体管t1和第二晶体管t2。本公开实施例通过设置数据信号线bl2与存储单元u内的第一晶体管t1连接，设置辅助信号线bl2与存储单元u内的第一晶体管t1、第二晶体管t2相连接，可以于预充电阶段t
w1
，在数据信号线bl1向第一晶体管t1提供第一参考电压v1，辅助信号线bl2向第一晶体管t1和第二晶体管t2同时提供第一参考电压v1，以及第一控制信号线wl向电容器c的第二电极b提供第一写控制电压v
cw1
，并导通第二晶体管t2之后，对存储节点sn进行预充电。基于第一参考电压v1大于基准电压(即存储单元u可存储数据对应的最大数据电压与第一晶体管t1的阈值电压之和，例如为vdata1 vth)，也即v1＞(vdata1 vth)，这样在对存储节点sn进行预充电之后，该存储节点sn的电压(＝或≈v1)可以大于基准电压，例如大于(vdata1 vth)。如此，在数据写入阶段t
w2
，响应于写命令，使得辅助信号线bl2浮置且数据信号线bl1向第一晶体管t1提供数据电压vdata之后，导通第一晶体管t1，存储节点sn可以自然放电至稳定状态，以写入前述数据电压vdata对应的数据data。
169.本公开实施例中，由于存储节点sn预充电之后的电压大于基准电压，例如大于(vdata1 vth)，即：该存储节点sn的电压不仅大于数据信号线bl1提供的数据电压vdata，且该存储节点sn的电压和前述数据电压vdata的差值还大于第一晶体管t1的阈值电压vth，因此在存储节点sn放电至稳定状态之后，存储节点sn的电压对应为前述数据电压vdata和第一晶体管t1的阈值电压vth之和(即＝或≈vdata vth)，从而可以在写入数据data的同时将第一晶体管t1的阈值补偿电压(＝或≈vth)保留于存储节点sn。
170.在此基础上，在写入数据data之后，本公开一些实施例可以关断第一晶体管t1和第二晶体管t2(详见数据保持阶段t
w3
的相关描述)。并且，可以在第二待机阶段t
d2
，利用数据信号线bl1和辅助信号线bl2分别向第一晶体管t1提供第一参考电压v1，以及利用辅助信号线bl2向第二晶体管t2提供第一参考电压v1。此时，第一晶体管t1和第二晶体管t2均处于关断状态，可以保持存储节点sn的电压稳定。
171.之后，在数据读取阶段tr，响应于读命令，可以向电容器c的第二电极b提供读控制电压v
cr
，并通过辅助信号线bl2向第一晶体管t1和第二晶体管t2同时提供第二参考电压v2。在数据信号线bl1提供第一参考电压v1，辅助信号线bl2提供第二参考电压v2，且向电容器c的第二电极b提供读控制电压v
cr
之后，存储节点sn的电压大小可以影响第一晶体管t1第一极s/d11和第二极s/d12之间的导通与否，以使得数据信号线bl1响应于第一晶体管t1是否导通来读取数据。由于存储节点sn的电压包含第一晶体管t1的阈值补偿电压(＝或≈vth)，因此数据信号线bl1响应于第一晶体管t1是否导通而读取的数据可以不受第一晶体管t1阈值电压vth的影响，以确保存储数据data读取的准确度，从而进一步提升存储器性能。
172.本公开一些实施例又一方面还提供了一种存储器。请结合图2、图3和图4理解，包括至少一个存储单元u，以及与存储单元u对应连接的第一位线bl1、第二位线bl2、第一字线wl和第二字线wwl。其中，存储单元u包括：电容器c、第一晶体管t1和第二晶体管t2。电容器c包括绝缘设置的第一电极a和第二电极b。第一晶体管t1和第二晶体管t2均包括栅极和第一极、第二极。第一电极a、第一晶体管t1的栅极g1和第二晶体管t2的第一极s/d21相连接，且三者的连接交点为存储节点sn。第一字线wl与第二电极b相连接，第二字线wwl与第二晶体管t2的栅极g2相连接。第一位线bl1与第一晶体管t1的第一极s/d11相连接，第二位线bl2与第一晶体管t1的第二极s/d12、第二晶体管t2的第二极s/d22同时连接。第一位线bl1被配置为：于数据写入阶段提供待写入数据的数据电压，于数据读取阶段响应于第一晶体管t1是否导通读取存储节点已写入的数据。
173.此处，匹配电流的传输方向，在第一晶体管t1的第一极s/d11和第二极s/d12中，一者可以为源极，另一者可以为漏极。在第二晶体管t2的第一极s/d21和第二极s/d22中，一者可以为源极，另一者可以为漏极。并且，图2中以第一晶体管t1和第二晶体管t2均为n型晶体管为例进行了介绍，实际应用中并不限制该晶体管的类型。
174.此外，结合前述一些实施例中数据读写电路的相关描述，该存储器中第一位线bl1的功能与前述的数据信号线功能等同，第二位线bl2的功能与前述的辅助信号线功能等同，第一字线wl的功能与前述的第一控制信号线功能等同，第二字线wwl的功能与前述的第二控制信号线功能等同。该存储器中第一位线bl1、第二位线bl2、第一字线wl及第二字线wwl的结构设置及使用均可以对应参考前述实施例中数据读写电路进行，此处不再详述。
175.本公开一些实施例还提供了一种存储器的驱动方法，用于驱动如上所述的存储器。请结合图2及图5、图6、图7，所述方法包括步骤如下。
176.在预充电阶段t
w1
，第一位线bl1向第一晶体管t1的第一极s/d11提供第一参考电压v1。第二位线bl2向第一晶体管t1的第二极s/d12和第二晶体管t1的第二极s/d22同时提供第一参考电压v1。第一字线wl向第二电极b施加第一写控制电压v
cw1
。第二字线wwl向第二晶体管t2的栅极g2施加第三写控制电压v
cw3
，控制第二晶体管t2导通，以对存储节点sn进行预充电。其中，第一参考电压v1大于存储单元u待写入的最大数据电压和第一晶体管t1的阈值电压v
th
之和。
177.在数据写入阶段t
w2
，第二位线bl2浮置，第一位线bl1向第一晶体管t1的第一极s/d11提供数据电压vdata。第一晶体管t1导通，存储节点sn放电至稳定状态，写入所述数据电压对应的数据data。
178.在数据读取阶段tr，第二字线wwl向第二晶体管t2的栅极g2施加第四写控制电压v
cw3
，第二晶体管t2处于关断状态。第一字线wl向第二电极b施加读控制电压v
cr
。第二位线bl2向第一晶体管t1的第二极s/d12和第二晶体管t2的第二极s/d22同时提供第二参考电压v2。第一位线bl1响应于第一晶体管t1是否导通读取存储节点sn已写入的数据。
179.在一些实施例中，请参阅图6，所述方法还包括：在数据保持阶段t
w3
，上拉第一位线bl1的电压至第一参考电压v1，并于第一位线bl1的电压为第一参考电压之后先关断第二晶体管t2，再上拉第二位线bl2的电压至第一参考电压v1。
180.此外，请继续参阅图6，在关断第二晶体管t2之后，所述方法还包括：第一字线wl向电容器c的第二电极b施加第二写控制电压v
cw2
，第二写控制电压v
cw2
小于第一写控制电压vcw1
。并且，第二写控制电压v
cw2
和第一写控制电压v
cw1
的差值，可以视需求合理设定。
181.在一些示例中，请继续参阅图6，在数据保持阶段t
w3
，在关断第二晶体管t2之后，先上拉第二位线bl2的电压至第一参考电压v1，或者先通过第一字线wl向电容器c的第二电极b施加第二写控制电压v
cw2
，或者二者同时进行，也均是允许的。
182.在另一些实施例中，请参阅图7，所述方法还包括：在数据保持阶段t
w3
，第一字线wl先向电容器c的第二电极b施加第二写控制电压v
cw2
，上拉第一位线bl1的电压至第一参考电压v1；再关断第二晶体管t2，上拉第二位线bl2的电压至第一参考电压v1。其中，第二写控制电压v
cw2
小于第一写控制电压v
cw1
。
183.此处，可以理解，第二晶体管t2的关断可以通过第二字线wwl向其栅极g2施加的关断控制电压(即第四写控制电压v
cw4
)控制实现。
184.值得一提的是，在一些实施例中，请参阅图5、图6和图7，所述方法还包括：在预充电阶段t
w1
之前的第一待机阶段t
d1
，以及位于数据保持阶段t
w3
之后且位于数据读取阶段tr之前的第二待机阶段t
d2
，第一字线wl向电容器c的第二电极b施加第二写控制电压v
cw2
，第二字线wwl向第二晶体管t2的栅极g2施加第四写控制电压v
cw4
，第一位线bl1向第一晶体管t1的第一极s/d11提供第一参考电压v1，第二位线bl2向第一晶体管t1的第二极s/d12和第二晶体管t2的第二极s/d22同时提供第一参考电压v1。
185.上述一些实施例提及的驱动方法的技术原理，可对应参照前述数据读写方法中的技术原理适应性理解，此处不再详述。
186.本公开一些实施例还提供了一种电子设备，例如数据存储设备、影印机、网络设备、家用电器、仪器仪表、手机、电脑等具备数据存储功能的设备。该电子设备可以包括壳体以及设置在壳体内的电路板、集成在电路板上的存储器或数据读写电路。存储器或数据读写电路的结构可以参阅上述一些实施例中的相关描述。电子设备中还可以包括其他必要的元件或部件，本公开实施例对此不作限定。
187.在一些实施例中，存储器可以耦接处理器或执行器等外部控制器件。处理器与存储器耦接，处理器能够控制存储器的读写操作。
188.在一些实施例中，存储器为3d-dram。
189.以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
190.以上所述实施例仅表达了本公开的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本公开构思的前提下，还可以做出若干变形和改进，这些都属于本公开的保护范围。因此，本公开专利的保护范围应以所附权利要求为准。