nldmos器件及形成方法
技术领域
1.本发明涉及半导体技术领域，尤其是涉及一种nldmos器件及形成方法。
背景技术：
2.ldmos(lateral double diffused mosfet，横向双扩散金属氧化物半导体场效应管)高压器件具有工作电压高，工艺相对简单，开关频率高，且ldmos器件的漏极、源极和栅极都位于其表面，易于同低压cmos(complementary metal oxide semiconductor，互补型金属氧化物半导体)及bjt(bipolar junction transistor，双极晶体管)等电路在工艺上兼容等特点，特别是对于ac/dc,dc/dc转换等电路，可以进行器件集成，而受到广泛关注。
3.nldmos器件是n型ldmos器件，在一些电路设计中，有时还需要器件的性能完全不受外围器件信号影响，通常称为完全隔离(fully-iso)器件。fully-iso ldmos需要将ldmos主要的器件放在一个完全隔离的的区域中，具体的通过隔离层将ldmos主要的器件与其余器件分开。例如，图1，现有技术的nldmos器件主要包括形成在衬底101上的n型埋层(nbl)102形成在n型埋层102上的外延层103，分别形成在外延层103内的第一p型阱区105、n型漂移区106、p型漂移区108和第二p型阱区109。第一p型阱区105位于中间，两个n型漂移区106位于第一p型阱区105的两侧、两个p型漂移区108分别位于两个n型漂移区106的远离第一p型阱区105的一侧，第一p型阱区105与n型漂移区106以及n型漂移区106和p型漂移区108之间均具有一定的距离。p型隔离层104位于两个p型漂移区108之间，且第一p型阱区105和n型漂移区106均位于p型隔离层104的表面。其余nplus、pplus和栅多晶硅的部件为常规技术在此不做赘述。
4.然而，现有技术中，由于增加了p型隔离层，导致降低了nldmos器件的击穿电压，从而降低了nldmos器件的性能。
技术实现要素：
5.本发明的目的在于提供一种nldmos器件及形成方法，可以提高nldmos器件的击穿电压。
6.为了达到上述目的，本发明提供了一种nldmos器件，包括：
7.衬底；
8.依次位于所述衬底内靠近衬底表面的n型埋层以及位于所述n型埋层表面的外延层；
9.位于所述外延层内的第一p型阱区和n型漂移区，所述n型漂移区位于所述第一p型阱区的两侧；
10.位于所述外延层内的第一n型阱区，所述第一n型阱区位于所述n型漂移区的远离第一p型阱区的一侧；
11.位于所述外延层内的p型漂移区，所述p型漂移区位于所述第一n型阱区的远离所述n型漂移区的一侧；
12.位于所述外延层内的p型隔离层，所述p型隔离层两边分别与所述p型漂移区接触，所述p型隔离层的上表面与所述第一n型阱区、所述n型漂移区和所述第一p型阱区均接触；
13.位于所述p型漂移区内的第二p型阱区；
14.其中，所述第一n型阱区与所述n型漂移区以及所述p型漂移区均有一定的距离，且所述n型漂移区的离子浓度越大，所述第一n型阱区与所述n型漂移区之间的距离越大。
15.可选的，在所述的nldmos器件中，还包括位于所述外延层内并靠近所述外延层的表面的浅沟槽隔离结构。
16.可选的，在所述的nldmos器件中，还包括位于所述外延层内并靠近所述外延层的表面的nplus区和pplus区，所述nplus区和pplus区之间通过所述浅沟槽隔离结构隔开。
17.可选的，在所述的nldmos器件中，还包括位于所述外延层的表面的栅多晶硅。
18.本发明还提供了一种nldmos器件的形成方法，包括：
19.提供衬底，依次形成位于所述衬底内并靠近衬底表面的n型埋层以及位于所述n型埋层上的外延层；
20.在所述外延层内形成p型隔离层，所述p型隔离层与所述n型埋层具有一定的距离；
21.在所述外延层内依次形成第一p型阱区和n型漂移区，所述第一p型阱区和n型漂移区均位于所述p型隔离层的表面，所述n型漂移区位于所述第一p型阱区的两侧且两者之间具有一定的距离；
22.在所述外延层内形成第一n型阱区，所述第一n型阱区位于所述n型漂移区的远离第一p型阱区的一侧，所述第一n型阱区位于所述第一p型阱区的两侧，所述第一n型阱区位于所述p型隔离层的表面；
23.在所述外延层内形成p型漂移区，所述p型漂移区位于所述第一n型阱区的远离所述n型漂移区的一侧，所述p型隔离层两边分别与所述p型漂移区接触；
24.在所述p型漂移区内形成第二p型阱区；
25.其中，所述第一n型阱区与所述n型漂移区以及所述p型漂移区均有一定的距离，且所述n型漂移区的离子浓度越大，所述第一n型阱区与所述n型漂移区之间的距离越大。
26.可选的，在所述的nldmos器件的形成方法中，还包括：在所述外延层内并靠近所述外延层的表面形成浅沟槽隔离结构。
27.可选的，在所述的nldmos器件的形成方法中，还包括：在所述外延层内并靠近所述外延层的表面形成nplus区和pplus区，所述nplus区和pplus区之间通过所述浅沟槽隔离结构隔开。
28.可选的，在所述的nldmos器件的形成方法中，还包括：在所述外延层的表面形成栅多晶硅。
29.可选的，在所述的nldmos器件的形成方法中，通过注入n型离子的形式形成n型埋层。
30.可选的，在所述的nldmos器件的形成方法中，通过注入p型离子的形式在所述外延层内形成p型隔离层。
31.在本发明提供的nldmos器件及形成方法中，在n型漂移区和p型漂移区之间增加第一n型阱区，从而提高了nldmos器件的击穿电压，从而提高了nldmos器件的性能。
附图说明
32.图1是现有技术的nldmos器件的结构示意图；
33.图2是本发明实施例的nldmos器件的结构示意图；
34.图3是本发明实施例的nldmos器件的形成方法的流程图；
35.图4和图5是本发明实施例的形成nldmos器件的示意图；
36.图中：101-衬底、102-n型埋层、103-外延层、104-p型隔离层、105-第一p型阱区、106-n型漂移区、108-p型漂移区、109-第二p型阱区、201-衬底、202-n型埋层、203-外延层、204-p型隔离层、205-第一p型阱区、206-n型漂移区、207-n型阱区、208-p型漂移区、209-第二p型阱区、210-浅沟槽隔离结构、211-nplus区、212-pplus区、213-栅多晶硅。
具体实施方式
37.下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
38.在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
39.请参照图2，本发明提供了一种nldmos器件，包括：衬底201；依次位于衬底201内靠近衬底表面的n型埋层202以及位于n型埋层202表面的外延层203；位于外延层203内的第一p型阱区205和n型漂移区206，n型漂移区206位于第一p型阱区205的两侧；位于外延层203内的第一n型阱区207，第一n型阱区207位于n型漂移区206的远离第一p型阱区205的一侧；位于外延层203内的p型漂移区208，p型漂移区208位于第一n型阱区207的远离n型漂移区206的一侧；位于外延层203内的p型隔离层204，p型隔离层204两边分别与p型漂移区208接触，p型隔离层204的上表面与第一p型阱区205、n型漂移区206和第一p型阱区205均接触；位于p型漂移区208内的第二p型阱区209；其中，第一n型阱区207与n型漂移区206以及p型漂移区均有一定的距离，且n型漂移区206的离子浓度越大，第一n型阱区207与n型漂移区206之间的距离越大。
40.进一步的，nldmos器件还包括位于外延层203内并靠近外延层203的表面的浅沟槽隔离结构210；位于外延层203内并靠近外延层203的表面的nplus区211和pplus区212，nplus区211和pplus区212之间通过浅沟槽隔离结构210隔开；位于外延层203的表面的栅多晶硅213。
41.请参照图3，本发明提供了一种nldmos器件的形成方法，包括：
42.s11：提供衬底，依次形成位于所述衬底内并靠近衬底表面的n型埋层以及位于所述n型埋层上的外延层；
43.s12：在外延层内形成p型隔离层，p型隔离层与n型埋层具有一定的距离；
44.s13：在外延层内依次形成第一p型阱区和n型漂移区，第一p型阱区和n型漂移区均位于p型隔离层的表面，n型漂移区位于第一p型阱区的两侧且两者之间具有一定的距离；
45.s14：在外延层内形成第一n型阱区，第一n型阱区位于n型漂移区的远离第一p型阱区的一侧，第一n型阱区位于第一p型阱区的两侧，第一n型阱区位于p型隔离层的表面；
46.s15：在外延层内形成p型漂移区，p型漂移区位于第一n型阱区的远离n型漂移区的一侧，p型隔离层两边分别与p型漂移区接触；
47.s16：在p型漂移区内形成第二p型阱区；
48.其中，第一n型阱区与n型漂移区以及p型漂移区均有一定的距离，且n型漂移区的离子浓度越大，第一n型阱区与n型漂移区之间的距离越大。
49.具体的，请参照图4，首先提供衬底201，衬底201可以是一晶圆。在衬底201内并且靠近衬底201的表面形成n型埋层202，形成方法可以是通过注入n型离子的形式形成。接着，在n型埋层202上通过外延生长的方式形成外延层203。接着，对外延层203进行光刻和p型离子注入，以在外延层203内形成p型隔离层204，p型隔离层204与n型埋层202具有一定的距离。对外延层203进行光刻和p型离子注入，以在外延层203内形成第一p型阱区205，第一p型阱区205位于p型隔离层204的表面。对外延层203进行光刻和n型离子注入，以在外延层203内形成n型漂移区206，n型漂移区206位于第一p型阱区205的两侧，并且呈对称，n型漂移区206位于p型隔离层204的表面，n型漂移区206与第一p型阱区205具有一定的距离。接着，在外延层203内形成第一n型阱区207，第一n型阱区207位于n型漂移区206的远离第一p型阱区205的一侧，第一n型阱区207也在第一p型阱区205的两侧都有。第一n型阱区207位于p型隔离层的表面。接着，对外延层203进行光刻和p型离子注入，以在外延层203内形成p型漂移区208，p型漂移区208位于第一n型阱区207的远离n型漂移区206的一侧，p型隔离层204两边分别与p型漂移区208接触；其中，第一n型阱区207与n型漂移区206以及p型漂移区均有一定的距离，且n型漂移区206的离子浓度越大，第一n型阱区207与n型漂移区206之间的距离越大。接着，在p型漂移区208内通过注入p型离子的形式形成第二p型阱区209。增加的第一n型阱区207下接p型隔离层204，所以在纵向上增加了击穿电压。在横向上，第一n型阱区207在n型漂移区206和p型漂移区208之间，对第二p型阱区209和p型漂移区208的pn结进行了展开，因此在横向也增加了击穿电压，第二p型阱区209的宽度可以根据工艺能做到的最小的工艺确定，0.1微米或者0.5微米都可以。采用这种结构，击穿电压可以提高20v左右。
50.接着，请参照图5，从外延层203的表面开始向下刻蚀部分深度和部分宽度的外延层203并填充氧化物，形成若干个浅沟槽隔离结构210。接着，在靠近外延层203的表面分别注入n型离子和p型离子，以形成若干nplus区211和若干pplus区212，若干nplus区211和若干pplus区212均不相互接触，之间通过浅沟槽隔离结构210。其中，每个n型漂移区206内具有一个nplus区211，每个第二p型阱区209内具有一个pplus区212。第一p型阱区205内具有两个nplus区211和一个pplus区212。接着，在外延层203的表面形成栅多晶硅213。栅多晶硅213覆盖在部分第一p型阱区205和部分n型漂移区206对应的外延层203的表面。栅多晶硅213露出第一p型阱区205中两个nplus区211和一个pplus区212对应的外延层203的表面。形成nplus区211、pplus区212和栅多晶硅213的方法为现有技术。
51.综上，在本发明实施例提供的nldmos器件及形成方法中，在n型漂移区和p型漂移区之间增加第一n型阱区，从而提高了nldmos器件的击穿电压，从而提高了nldmos器件的性能。
52.上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属
技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。