一种pmut接收阵列的制备方法和系统
技术领域
1.本技术实施例涉及集成电路微纳系统和3d成像应用技术领域，具体涉及一种pmut接收阵列的制备方法和系统。
背景技术：
2.三维(3d)成像设备在手势技术、物体识别与跟踪技术、场景检测等领域应用广泛。其结构通常由发射基阵单元，接收基阵单元和系统化集成电路单元构成，通过信号采集、传输和显控等过程实现。
3.目前，作接收阵或发射阵的被广泛使用的高频换能器主要采用压电陶瓷作为单元，具有体积大、不易加工、难集成、低带宽等缺点，限制了3d成像设备的成像精度。基于微机电系统mems技术的大带宽压电微型超声换能器pmut阵列是近些年兴起的一种新型超声换能器技术。借助于半导体加工技术以及薄膜弯曲振动的谐振模态的优势，使其具有高一致性、大带宽、易小尺寸系统化集成等特点，因此具有解决以上传统超声换能器接收阵列问题的潜在优势。
4.然而，基于mems技术的大带宽pmut接收阵的研究和制备技术尚不成熟，是目前该领域亟待解决的研究难题。
技术实现要素：
5.为此，本技术实施例提供一种pmut接收阵列的制备方法和系统，能够实现大带宽pmut接收阵的制备，有助于提高现有三维成像设备分辨率和成像精度。
6.为了实现上述目的，本技术实施例提供如下技术方案：
7.根据本技术实施例的第一方面，提供了一种pmut接收阵列的制备方法，所述方法包括：
8.将硅片作为pmut的基底；
9.对硅片进行底电极与压电层的沉积处理；
10.对顶电极进行沉积和图案化处理；
11.对压电层进行刻蚀和图案化处理；
12.沉积金属导线层和电板，并对电板进行图案化处理；
13.采用深反应离子刻蚀drie制作空腔，选择soi硅片基底以及二氧化硅作为drie刻蚀的停止层。
14.可选地，所述对硅片进行底电极与压电层的沉积处理包括：
15.基于scaln压电薄膜材料进行薄膜沉积，选择aln作为薄膜沉积的种子层，以及mo作为电极层，通过湿法刻蚀scaln暴露底电极作为电信号连接。
16.可选地，基于scaln压电薄膜材料进行薄膜沉积，包括：
17.选择晶格匹配的底电极与压电层，优化衬底、种子层、缓冲层，进行scaln压电薄膜的沉积。
18.可选地，所述对顶电极进行沉积和图案化处理，包括：
19.选择图形化的光刻胶作为膜版，对顶电极进行金属薄膜沉积、以及光刻胶剥离。
20.可选地，所述底电极的沉积处理方法包括：磁控溅射、电子束蒸镀和电镀；
21.所述压电层的沉积处理方法包括磁控溅射和溶胶凝胶；
22.所述顶电极的图案化处理方法包括剥离和刻蚀；
23.所述压电层的图案化处理方法包括刻蚀。
24.根据本技术实施例的第二方面，提供了一种pmut接收阵列的制备系统，所述系统包括：
25.基底模块，用于将硅片作为pmut的基底；
26.底电极与压电层沉积模块，用于对硅片进行底电极与压电层的沉积处理；
27.顶电极沉积模块，用于对顶电极进行沉积和图案化处理；
28.压电层模块，用于对压电层进行刻蚀和图案化处理；
29.导线电板沉积模块，用于沉积金属导线层和电板，并对电板进行图案化处理；
30.空腔模块，用于采用深反应离子刻蚀drie制作空腔，选择soi硅片基底以及二氧化硅作为drie刻蚀的停止层。
31.可选地，所述底电极与压电层沉积模块，用于：
32.基于scaln压电薄膜材料进行薄膜沉积，选择aln作为薄膜沉积的种子层，以及mo作为电极层，通过湿法刻蚀scaln暴露底电极作为电信号连接。
33.可选地，所述底电极与压电层沉积模块，具体用于：
34.选择晶格匹配的底电极与压电层，优化衬底、种子层、缓冲层，进行scaln压电薄膜的沉积。
35.根据本技术实施例的第三方面，提供了一种电子设备，包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行以实现上述第一方面所述的方法。
36.根据本技术实施例的第四方面，提供了一种计算机可读存储介质，其上存储有计算机可读指令，所述计算机可读指令可被处理器执行以实现上述第一方面所述的方法。
37.综上所述，本技术实施例提供了一种pmut接收阵列的制备方法和系统，通过将硅片作为pmut的基底；对硅片进行底电极与压电层的沉积处理；对顶电极进行沉积和图案化处理；对压电层进行刻蚀和图案化处理；沉积金属导线层和电板，并对电板进行图案化处理；采用深反应离子刻蚀drie制作空腔，选择soi硅片基底以及二氧化硅作为drie刻蚀的停止层。能够实现大带宽pmut接收阵的制备，有助于提高现有三维成像设备分辨率和成像精度。
附图说明
38.为了更清楚地说明本发明的实施方式或现有技术中的技术方案，下面将对实施方式或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是示例性的，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图引伸获得其它的实施附图。
39.本说明书所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供
熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容能涵盖的范围内。
40.图1为本技术实施例提供的一种pmut接收阵列的制备方法流程示意图；
41.图2为本技术实施例提供的pmut单元的制作工艺流程；
42.图3为本技术实施例提供的对水下3d超声成像应用的系统表示；
43.图4a和4b为本技术实施例提供的有限元仿真结果；
44.图5为本技术实施例提供的一种pmut接收阵列的制备系统框图；
45.图6示出了本技术实施例提供的一种电子设备的结构示意图；
46.图7示出了本技术实施例提供的一种计算机可读存储介质的示意图。
具体实施方式
47.以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
48.压电微机械超声换能器(piezoelectric micromachined ultrasonic transducer，pmut)是一类通过压电材料的正逆压电效应使压电薄膜振动，从而发射或者接收超声波信号的mems器件。当pmut用于发射超声波时，它是一个执行器；当pmut用于接收超声波时，它是一个传感器。
49.针对远距离、高分辨率三维成像系统的需求，开展基于pmut阵列的3d高精度、远距离成像技术研究，能够实现大带宽pmut接收阵的制备，有助于提高现有三维成像设备分辨率和成像精度。
50.图1示出了本技术实施例提供的一种pmut接收阵列的制备方法，所述方法包括：
51.步骤101：将硅片作为pmut的基底；
52.步骤102：对硅片进行底电极与压电层的沉积处理；
53.步骤103：对顶电极进行沉积和图案化处理；
54.步骤104：对压电层进行刻蚀和图案化处理；
55.步骤105：沉积金属导线层和电板，并对电板进行图案化处理；
56.步骤106：采用深反应离子刻蚀drie制作空腔，选择soi硅片基底以及二氧化硅作为drie刻蚀的停止层。
57.在一种可能的实施方式中，在步骤102中，所述对硅片进行底电极与压电层的沉积处理包括：
58.基于scaln压电薄膜材料进行薄膜沉积，选择aln作为薄膜沉积的种子层，以及mo作为电极层，通过湿法刻蚀scaln暴露底电极作为电信号连接。
59.本技术实施例采用有助于提高3d成像设备的灵敏度的scaln新型压电材料，辅以微纳加工技术优化(低温溅射和drie深硅刻蚀等)，最终实现了高可靠性的大带宽pmut接收阵的优化制备。
60.在一种可能的实施方式中，基于scaln压电薄膜材料进行薄膜沉积，包括：
61.选择晶格匹配的底电极与压电层，优化衬底、种子层、缓冲层，进行scaln压电薄膜的沉积。
62.在一种可能的实施方式中，在步骤103中，所述对顶电极进行沉积和图案化处理，包括：
63.选择图形化的光刻胶作为膜版，对顶电极进行金属薄膜沉积、以及光刻胶剥离。
64.在一种可能的实施方式中，所述底电极的沉积处理方法包括：磁控溅射、电子束蒸镀和电镀；所述压电层的沉积处理方法包括磁控溅射和溶胶凝胶；所述顶电极的图案化处理方法包括剥离和刻蚀；所述压电层的图案化处理方法包括刻蚀。
65.通过硅基压电薄膜以及pmut的mems加工工艺，包括压电薄膜、电极层以及机械钝化层的高均匀性沉积与刻蚀、多层薄膜应力控制等。为了实现大带宽和高灵敏度的pmut接收单元，需要优化衬底、种子层、缓冲层来实现晶格匹配以及高晶向性的压电薄膜的生长。
66.pmut接收单元在结构上由压电层、顶电极、底电极、被动层(所谓的机械钝化层)以及空腔等部分组成。pmut薄膜指的是除空腔外地pmut结构，包括压电层、顶电极、底电极、被动层等。pmut单元的制作工艺流程如图2所示，包括如下步骤：
67.步骤1：选定soi硅片作为基底，其中soi的顶硅作为pmut的被动层结构；
68.步骤2：对基底进行沉积底电极(150-500nm)与压电层(0.5～10μm)；
69.选定soi硅片镀膜，进行底电极与压电层的沉积；氮化铝钪(scaln)压电薄膜材料是压电层的一种，除此之外还有aln、pzt、zno等压电材料，scaln与其他材料相比有兼顾发射和接收性能的优势。scaln薄膜沉积技术是制造scaln-pmut的关键。为了进一步提供其压电特性和接收灵敏度，通过sc掺杂实现高性能scaln压电薄膜。
70.本技术实施例采用传感灵敏度更高并且机械强度更好的aln作为pmut的压电层。
71.为了实现高均匀性薄膜以及更好的薄膜内部应力控制，通过低温溅射的方式进行scaln薄膜沉积，并选择aln作为薄膜沉积的种子层，以及mo作为电极层实现更好的晶格匹配以及应力控制。通过湿法刻蚀scaln暴露下电极作为电信号连接。
72.底电极沉积方法包括磁控溅射、电子束蒸镀、电镀等
73.压电层沉积方法包括磁控溅射、溶胶凝胶等。
74.步骤3：沉积顶电极(150-500nm)并图案化，对顶电极进行图案化处理。顶电极图案化方法：剥离或者刻蚀。顶电极(上电极)的图案化是增加pmut灵敏度的设计方法，一般地，顶电极半径约为空腔半径地0.7倍。
75.为了实现上电极的图形化，首先选择图形化的光刻胶作为膜版，之后进行金属薄膜沉积、以及光刻胶剥离。
76.步骤4：刻蚀压电层，对压电层进行刻蚀处理，也是图案化；压电层图案化方法：刻蚀；
77.步骤5：沉积导线层与pad电板(e)沉积金属层并图案化，作为导线与垫板；
78.步骤6：采用深反应离子刻蚀(deepreactiveionetching,简称drie)drie制作空腔。
79.随后通过drie深硅刻蚀来实现pmut薄膜的形成，为了更好的准确定义薄膜腔体的厚度和尺寸，选择soi硅片基底以及二氧化硅作为drie刻蚀的停止层。
80.本技术实施例对后续系统化集成电路单元以及信号采集、传输等过程进行描述，
后续pmut的本征电容较小，其接收灵敏度容易受到读出电路的寄生电容的影响，需要从阻抗匹配、引线设计以及系统集成化程度等方面进行合理设计予以改进与补偿。本技术实施例选择优化的前置放大器设计以及其输入阻抗。便于实现低寄生电容、低噪声、小体积的接收单元通道。
81.通过控制元素间距和个数，实现所需要的开角的阵列化设计，增加pmut阵列的声压输出、带宽与回波的接收能力；最终获得一个基于大宽带的pmut阵列的超高精度3d成像设备。通过pmut阵列化设计实现宽带接收能力，增大本征电容，减少寄生电容的影响。
82.携带物体形状信息的声波被pmut接收阵接收，由于压电效应，接收的声信号转换为电信号，从而被后续电路放大并处理，实现信号的采集、转换、传输与处理。3d成像会以相控阵技术实现。
83.实施例一
84.基于晶格匹配和应力控制，采用scaln压电复合材料(具备高质量电信号连接)辅以微纳加工技术优化(低温溅射和drie深硅刻蚀等)，进一步实现高可靠性的大功率pmut接收阵优化制备。
85.其中pmut阵列设计为48x48阵列、具有整体阵列尺寸254mm，采用1.25mm直径大小的pmut单元，调整薄膜厚度(1～10μm)实现490khz中心频率、-6db 60％的带宽、以及在高频(600khz)具有150度的开角。进而实现pmut单元490khz中心频率，在-6db带宽内运行高频600khz和低频375khz的效用；随后集成后续系统化电路单元以及信号采集，传输等结构，最终形成一个具有单一基元实现大带宽、低交叉耦合的3d成像系统。
86.图3示出的流程图是对水下3d超声成像应用的系统表示，包括如下步骤：
87.综合控制板产生的发射电信号经由功率放大器放大之后，施加在发射阵之上；发射阵将电信号转化为声信号，并传向被成像目标。声波信号传播到成像物体表面发生反射，反射声波携带了被成像目标的形状信息。从而被pmut接收阵所接收。pmut接收阵拥有较大的带宽和声波的转换能力，将声波信号转化为电信号。电信号由信号采集板采集，由采集控制底板进行放大和滤波，最终由fpga核心板进行成像和信息处理。
88.实施例二
89.基于晶格匹配和应力控制，采用scaln压电复合材料(具备高质量电信号连接)辅以微纳加工技术优化(低温溅射和drie深硅刻蚀等)，进一步实现高可靠性的大功率pmut接收阵优化制备。其中pmut阵列设计为48x48阵列、具有整体阵列尺寸254mm。将直径为1.25mm和2.15mm两个pmut单元串联在一起并分别运行在谐振中心频率高(600khz)和低频(250-300khz)，方案2在两个频率都运行在谐振点具有更高灵敏度的优势。随后集成后续系统化电路单元以及信号采集，传输，数据处理，显控等结构，最终形成一个具有单一基元实现大带宽3d成像设备。
90.图4a和4b是方案2的有限元仿真结果，具体方法包括在有限元软件中建立了二维轴对称模型，模型涉及静电、固体力学与压力声学三个物理场模块。
91.图4a中1/4圆形代表半无限水域，表示设备所处环境。针对接收模式的pmut单元进行扫频分析，调整叠层厚度满足其谐振频率设置在高(600khz)的设计需求。图4b为接收电压的频谱曲线。仿真结果很好的证实来本发明的优势和在3d成像领域巨大的应用价值。
92.本技术实施例具体优势：
93.①
3d成像设备结构上的创新：区别于传统的基于压电陶瓷的3d成像设备，采用基于新型scaln压电薄膜的大带宽pmut作为接收阵,结合传统的发射阵结构以及优化的后续系统化集成电路单元以及信号采集，传输等过程(发明中采用pmut阵列化设计和采用低寄生电容/低噪声/小体积的前置放大器和输入阻抗来提高接收阵的灵敏度)实现3d成像设备的设计；
94.步骤1：pmut接收阵接收携带物体形状信息的声波；
95.步骤2：pmut接收阵将声信号转换为电信号；
96.步骤3：将电信号传输到后续电路，电路进行信号的放大和处理。
97.②
3d成像设备性能上的创新：为了获得大带宽接收阵，基于“界面”协同策略(包括晶格匹配和应力控制，晶种诱导，粘附性适配等因素考量，实现了pmut器件多层薄膜间的最优化设计，采用scaln新型压电材料，有助于提高3d成像设备的灵敏度)辅以微纳加工技术优化(低温溅射和drie深硅刻蚀等)，选择晶格匹配的电极层与压电层，实现高性能scaln压电薄膜的沉积。最终实现了高可靠性的大带宽pmut接收阵的优化制备。
98.综上所述，本技术实施例提供了一种pmut接收阵列的制备方法，通过将硅片作为pmut的基底；对硅片进行底电极与压电层的沉积处理；对顶电极进行沉积和图案化处理；对压电层进行刻蚀和图案化处理；沉积金属导线层和电板，并对电板进行图案化处理；采用深反应离子刻蚀drie制作空腔，选择soi硅片基底以及二氧化硅作为drie刻蚀的停止层。能够实现大带宽pmut接收阵的制备，有助于提高现有三维成像设备分辨率和成像精度。
99.基于相同的技术构思，本技术实施例还提供了一种pmut接收阵列的制备系统，如图5所示，所述系统包括：
100.基底模块501，用于将硅片作为pmut的基底；
101.底电极与压电层沉积模块502，用于对硅片进行底电极与压电层的沉积处理；
102.顶电极沉积模块503，用于对顶电极进行沉积和图案化处理；
103.压电层模块504，用于对压电层进行刻蚀和图案化处理；
104.导线电板沉积模块505，用于沉积金属导线层和电板，并对电板进行图案化处理；
105.空腔模块506，用于采用深反应离子刻蚀drie制作空腔，选择soi硅片基底以及二氧化硅作为drie刻蚀的停止层。
106.在一种可能的实施方式中，所述底电极与压电层沉积模块502，用于：
107.基于scaln压电薄膜材料进行薄膜沉积，选择aln作为薄膜沉积的种子层，以及mo作为电极层，通过湿法刻蚀scaln暴露底电极作为电信号连接。
108.在一种可能的实施方式中，所述底电极与压电层沉积模块，具体用于：
109.选择晶格匹配的底电极与压电层，优化衬底、种子层、缓冲层，进行scaln压电薄膜的沉积。
110.本技术实施方式还提供一种与前述实施方式所提供的方法对应的电子设备。请参考图6，其示出了本技术的一些实施方式所提供的一种电子设备的示意图。所述电子设备20可以包括：处理器200，存储器201，总线202和通信接口203，所述处理器200、通信接口203和存储器201通过总线202连接；所述存储器201中存储有可在所述处理器200上运行的计算机程序，所述处理器200运行所述计算机程序时执行本技术前述任一实施方式所提供的方法。
111.其中，存储器201可能包含高速随机存取存储器(ram：random access memory)，也
可能还包括非不稳定的存储器(non-volatile memory)，例如至少一个磁盘存储器。通过至少一个物理端口203(可以是有线或者无线)实现该系统网元与至少一个其他网元之间的通信连接，可以使用互联网、广域网、本地网、城域网等。
112.总线202可以是isa总线、pci总线或eisa总线等。所述总线可以分为地址总线、数据总线、控制总线等。其中，存储器201用于存储程序，所述处理器200在接收到执行指令后，执行所述程序，前述本技术实施例任一实施方式揭示的所述方法可以应用于处理器200中，或者由处理器200实现。
113.处理器200可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器200中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器200可以是通用处理器，包括中央处理器(central processing unit，简称cpu)、网络处理器(network processor，简称np)等；还可以是数字信号处理器(dsp)、专用集成电路(asic)、现成可编程门阵列(fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本技术实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本技术实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器201，处理器200读取存储器201中的信息，结合其硬件完成上述方法的步骤。
114.本技术实施例提供的电子设备与本技术实施例提供的方法出于相同的发明构思，具有与其采用、运行或实现的方法相同的有益效果。
115.本技术实施方式还提供一种与前述实施方式所提供的方法对应的计算机可读存储介质，请参考图7，其示出的计算机可读存储介质为光盘30，其上存储有计算机程序(即程序产品)，所述计算机程序在被处理器运行时，会执行前述任意实施方式所提供的方法。
116.需要说明的是，所述计算机可读存储介质的例子还可以包括，但不限于相变内存(pram)、静态随机存取存储器(sram)、动态随机存取存储器(dram)、其他类型的随机存取存储器(ram)、只读存储器(rom)、电可擦除可编程只读存储器(eeprom)、快闪记忆体或其他光学、磁性存储介质，在此不再一一赘述。
117.本技术的上述实施例提供的计算机可读存储介质与本技术实施例提供的方法出于相同的发明构思，具有与其存储的应用程序所采用、运行或实现的方法相同的有益效果。
118.需要说明的是：
119.在此提供的算法和显示不与任何特定计算机、虚拟装置或者其它设备有固有相关。各种通用装置也可以与基于在此的示教一起使用。根据上面的描述，构造这类装置所要求的结构是显而易见的。此外，本技术也不针对任何特定编程语言。应当明白，可以利用各种编程语言实现在此描述的本技术的内容，并且上面对特定语言所做的描述是为了披露本技术的最佳实施方式。
120.在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本技术的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
121.类似地，应当理解，为了精简本技术并帮助理解各个发明方面中的一个或多个，在上面对本技术的示例性实施例的描述中，本技术的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本技术要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本技术的单独实施例。
122.本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。
123.此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本技术的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。
124.本技术的各个部件实施例可以以硬件实现，或者以在一个或者多个处理器上运行的软件模块实现，或者以它们的组合实现。本领域的技术人员应当理解，可以在实践中使用微处理器或者数字信号处理器(dsp)来实现根据本技术实施例的虚拟机的创建装置中的一些或者全部部件的一些或者全部功能。本技术还可以实现为用于执行这里所描述的方法的一部分或者全部的设备或者装置程序(例如，计算机程序和计算机程序产品)。这样的实现本技术的程序可以存储在计算机可读介质上，或者可以具有一个或者多个信号的形式。这样的信号可以从因特网网站上下载得到，或者在载体信号上提供，或者以任何其他形式提供。
125.应该注意的是上述实施例对本技术进行说明而不是对本技术进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本技术可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
126.以上所述，仅为本技术较佳的具体实施方式，但本技术的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本技术揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本技术的保护范围之内。因此，本技术的保护范围应以所述权利要求的保护范围为准。