1.本发明涉及半导体技术领域，尤其涉及一种掩膜板、显示基板、显示面板、显示装置和制作方法。
背景技术：
2.在使用掩膜板(mask)形成栅极驱动电路(gate driver on array，goa)时，薄膜晶体管(thin film transistor，tft)边缘处的沟道偶发连接(bridge)，导致产品不良，bridge不良发生在goa的最边缘沟道。如图1示例，其中，虚线线圈处为tft边缘沟道发生bridge不良的位置处。
技术实现要素：
3.本发明提供一种掩膜板、显示基板、显示面板、显示装置和制作方法，以改善现有技术中薄膜晶体管的膜层容易发生连接不良的问题。
4.本发明实施例提供一种掩膜板，包括：多个沿第一方向排布的图案组，所述图案组包括多个周期性重复排列的图案单元，所述图案单元包括沿所述第一方向排布的遮挡部以及狭缝部；
5.至少一个所述图案组中，位于边缘处所述图案单元内的所述狭缝部在所述第一方向上的宽度，大于内部所述图案单元内的所述狭缝部在所述第一方向上的宽度。
6.在一种可能的实施方式中，所述掩膜板还包括：位于相邻所述图案组之间的连接部，所述连接部在所述第一方向上的宽度大于所述遮挡部在所述第一方向上的宽度；
7.边缘处所述图案单元内的所述狭缝部，位于所述遮挡部与所述连接部之间。
8.在一种可能的实施方式中，不同所述图案单元内的所述遮挡部的宽度相同。
9.在一种可能的实施方式中，所述图案组包括相对设置第一子图案，以及第二子图案；
10.所述第一子图案包括：沿所述第一方向延伸的第一主部，以及由所述第一主部沿垂直于所述第一方向延伸出的多个第一支部；所述第二子图案包括：沿所述第一方向延伸的第二主部，以及由所述第二主部沿垂直于所述第一方向延伸出的多个第二支部；所述第一主部与所述第二主部相对、且多个所述第一支部与多个所述第二支部交叉设置，所述第一支部与所述第二支部之间具有所述狭缝部；
11.所述遮挡部包括所述第一支部或所述第二支部。
12.在一种可能的实施方式中，边缘处所述图案单元内的所述狭缝部在所述第一方向上的宽度a1，与内部所述图案单元内的所述狭缝部在所述第一方向上的宽度a2，满足如下关系式：
13.0＜(a1-a2)/a2≤5％。
14.在一种可能的实施方式中，所述图案组边缘还设置至少一条有沿垂直于所述第一方向延伸的第一浮置部。
15.在一种可能的实施方式中，所述第一浮置部的图案形状与所述遮挡部的图案形状相同。
16.在一种可能的实施方式中，所述第一浮置部与相邻所述狭缝部的距离，与同一所述图案单元内所述遮挡部与所述狭缝部的距离相等。
17.本发明实施例还提供一种显示基板，包括衬底基板，以及位于所述衬底基板一侧的栅极驱动电路，所述栅极驱动电路包括源漏极层，所述源漏极层采用如本发明实施例提供的所述掩膜板制作；
18.其中，所述源漏极层包括个沿第一方向排布的电极组，所述电极组包括多个周期性重复排列的电极单元，所述电极单元包括沿所述第一方向排布的电极条以及镂空部；至少一个所述电极组中，位于边缘处所述电极单元内的所述镂空部在所述第一方向上的宽度，大于或等于内部所述电极单元内的所述镂空部在所述第一方向上的宽度。
19.在一种可能的实施方式中，位于边缘处所述电极单元内的所述镂空部在所述第一方向上的宽度b1，与内部所述电极单元内的所述镂空部在所述第一方向上的宽度b2，满足如下关系式：
20.0≤b1-b2≤0.32μm。
21.在一种可能的实施方式中，所述电极组边缘还设置至少一条有沿垂直于所述第一方向延伸的第二浮置部。
22.在一种可能的实施方式中，所述栅极驱动电路包括还包括位于所述衬底基板与所述源漏极层之间的有源层，所述有源层采用如本发明实施例提供的所述掩膜板制作；
23.所述有源层包括个沿第一方向排布的有源组，所述有源组包括多个周期性重复排列的有源单元，所述有源单元包括沿所述第一方向排布的有源条以及沟道区；至少一个所述有源组中，位于边缘处所述有源单元内的所述沟道区在所述第一方向上的宽度，大于或等于内部所述有源单元内的所述沟道区在所述第一方向上的宽度。
24.在一种可能的实施方式中，位于边缘处所述有源单元内的所述沟道区在所述第一方向上的宽度c1，与内部所述有源单元内的所述沟道区在所述第一方向上的宽度c2，满足如下关系式：
25.0≤c1-c2≤0.32μm。
26.在一种可能的实施方式中，所述有源组边缘还设置至少一条有沿垂直于所述第一方向延伸的第三浮置部。
27.本发明实施例还提供一种显示面板，包括如本发明实施例提供的所述显示基板。
28.本发明实施例还提供一种显示装置，包括如本发明实施例提供的所述显示面板。
29.本发明实施例还提供一种显示基板的制作方法，包括：
30.提供一衬底基板；
31.采用如本发明实施例提供的所述的掩膜板在所述衬底基板的一侧形成栅极驱动电路的源漏极层。
32.在一种可能的实施方式中，在采用如本发明实施例提供的所述掩膜板在所述衬底基板的一侧形成栅极驱动电路的源漏极层之前，所述制作方法还包括：
33.采用如本发明实施例提供的所述掩膜板在所述衬底基板的一侧形成栅极驱动电路的有源层，其中，所述有源层的沟道区通过所述狭缝部形成。
34.本发明实施例有益效果如下：本发明实施例中，位于边缘处图案单元内的狭缝部在第一方向上的宽度，大于内部图案单元内的狭缝部在第一方向上的宽度，在通过掩膜板形成薄膜晶体管的膜层时，可以增大膜层在图案组边缘处狭缝的间距，避免该位置处本需要断开的位置却连接在一起产生的不良，进而可以改善现有技术中薄膜晶体管的膜层容易发生连接不良的问题，例如，在通过本发明掩膜板形成源漏极层时，可以增大源极、漏极在边缘处的间距，避免二者在边缘处发生连接，又例如，在通过本技术掩膜板形成有源层时，可以增大有源层边缘处源区与漏区之间的间距，也即增大沟道区的宽度，进而可以避免沟道区发生连接不良的问题。
附图说明
35.图1为栅极驱动电路膜层沟道区发生连接不良的示意图；
36.图2为32”显示产品沟道区不同位置处宽度示意图；
37.图3为55”显示产品沟道区不同位置处宽度示意图；
38.图4为本发明实施例提供的掩膜板示意图之一；
39.图5为图4中一个虚线线框s处的放大示意图；
40.图6为本发明实施例提供的掩膜板示意图之二；
41.图7为本发明实施例提供的源漏极层的示意图；
42.图8为本发明实施例提供的有源层的示意图；
43.图9为本发明实施例中间边缘处狭缝部宽度增加后形成的膜层不同位置宽度示意图；
44.图10为本发明实施例中间边缘处狭缝部宽度增加后形成的膜层不同位置宽度数值示意图。
具体实施方式
45.为了使得本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
46.除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
47.如本文中使用的“大约”或“大致相同”包括所陈述的值且意味着在如由本领域普通技术人员考虑到所讨论的测量和与具体量的测量有关的误差(即，测量系统的限制)而确
定的对于具体值的可接受的偏差范围内。例如，“大致相同”可意味着相对于所陈述的值的差异在一种或多种标准偏差范围内，或者在
±
30％、20％、10％、5％范围内。
48.在附图中，为了清楚，放大了层、膜、面板、区域等的厚度。在本文中参照作为理想化实施方式的示意图的横截面图描述示例性实施方式。这样，将预计到作为例如制造技术和/或公差的结果的与图的形状的偏差。因而，本文中描述的实施方式不应解释为限于如本文中所示的区域的具体形状，而是包括由例如制造所导致的形状方面的偏差。例如，图示或描述为平坦的区域可典型地具有粗糙的和/或非线性的特征。此外，所图示的尖锐的角可为圆形的。因而，图中所示的区域在本质上是示意性的，并且它们的形状不意图图示区域的精确形状，且不意图限制本权利要求的范围。
49.为了保持本公开实施例的以下说明清楚且简明，本公开省略了已知功能和已知部件的详细说明。
50.相关技术中，mask设计默认goa区域tft沟道宽度(cd)完全一致，忽略了实际生产过程中工艺对goa密集图案(pattern)的影响，因此原有mask设计方案下，goa边缘沟道cd偏小导致边缘(margin)降低，容易引发特殊位置bridge不良。
51.经验证，显影过后不同尺寸显示产品goa区域(如55”goa区域和32”goa区域)，边缘tft沟道的cd均有异常偏低现象，与邻近正常沟道的cd相比偏低0.07μm～0.1μm，如图2、图3示例。该现象主要为密集tft沟道并排引起的，显影液流经此密集pattern区域时，最边缘沟道与内部沟道的显影效率存在差异，导致最边缘的沟道cd相对偏小，经过后段刻蚀(etch)工艺时，也存在类似的情况，叠加工艺波动的因素，边缘沟道就容易发生bridge导致不良。
52.有鉴于此，参见图4和图5所示，其中，图5为图4中一个虚线线框s处的放大示意图，本发明实施例提供一种掩膜板，包括：多个沿第一方向x排布的图案组s，图案组s包括多个周期性重复排列的图案单元s0，图案单元s0包括沿第一方向x排布的遮挡部s1以及狭缝部s2；至少一个图案组s中，位于边缘处图案单元s0内的狭缝部s2在第一方向x上的宽度a1，大于内部图案单元s0内的狭缝部s2在第一方向x上的宽度a2。
53.本发明实施例中，位于边缘处图案单元s0内的狭缝部s2在第一方向x上的宽度a1，大于内部图案单元s0内的狭缝部s2在第一方向x上的宽度a2，在通过掩膜板形成薄膜晶体管的膜层时，可以增大膜层在图案组s边缘处狭缝的间距，避免该位置处本需要断开的位置却连接在一起产生的不良，进而可以改善现有技术中薄膜晶体管的膜层容易发生连接不良的问题，例如，在通过本发明掩膜板形成源漏极层时，可以增大源极、漏极在边缘处的间距，避免二者在边缘处发生连接，又例如，在通过本技术掩膜板形成有源层时，可以增大有源层边缘处源区与漏区之间的间距，也即增大沟道区的宽度，进而可以避免沟道区发生连接不良的问题。
54.在一种可能的实施方式中，掩膜板还包括：位于相邻图案组s之间的连接部s3，连接部s3在第一方向x上的宽度a4大于遮挡部s1在第一方向x上的宽度a3；边缘处图案单元s0内的狭缝部s2，位于遮挡部s1与连接部s3之间。具体的，因图案组s内为周期性重复排列的图案单元s0，图案较为规整一致，而在相邻图案组s之间，会发生图案变动，不再是与图案组s内一致的图案，如本发明图案组s之间的连接部s3，不再是与遮挡部s1等宽的图案，进而可能会导致显影液刻蚀时分布不均匀，产生本需要断开的位置却连接在一起的不良问题，进而需要将图案发生变化的狭缝部s2增大，以降低的不良发生的几率。
55.在一种可能的实施方式中，结合图4或图5所示，不同图案单元s0内的遮挡部s1的宽度a3相同。
56.在一种可能的实施方式中，结合图4与图5所示，图案组s包括相对设置第一子图案a1，以及第二子图案b1；第一子图案a1包括：沿第一方向x延伸的第一主部a11，以及由第一主部a11沿垂直于第一方向x延伸出的多个第一支部a12；第二子图案b1包括：沿第一方向x延伸的第二主部b11，以及由第二主部b11沿垂直于第一方向x延伸出的多个第二支部b12；第一主部a11与第二主部b11相对、且多个第一支部a12与多个第二支部b12交叉设置，第一支部a12与第二支部b12之间具有狭缝部s2；遮挡部s1包括第一支部a12或第二支部b12。
57.具体的，本发明实施例中，掩膜板可以是用于制作栅极驱动电路薄膜晶体管源漏极层的掩膜板，具体的，结合图7所示，源漏极层包括个沿第一方向x排布的电极组d，电极组d包括多个周期性重复排列的电极单元d0，电极单元d0包括沿第一方向x排布的电极条d1以及镂空部d2；各电极组d0的镂空部d2在第一方向上的宽度b相等。具体的，源漏极层可以包括源极，以及漏极，掩膜板的第一子图案a1可以用于形成源极，掩膜板的第二子图案b1可以用于形成漏极，即，源极与漏极可以为包括多个电极条d1的叉指状结构，源极与漏极的电极条d1相互叉指分布。掩膜板的遮挡部s1可以用于形成源极或漏极的电极条d1，狭缝部s2可以用于形成镂空部d2，也即源极与漏极之间的区域。
58.在一种可能的实施方式中，掩膜板可以为半色调掩膜板，可以形成薄膜晶体管中的源漏极层，同时也可以用于形成薄膜晶体管中的有源层。具体的，结合图8所示，有源层包括个沿第一方向排布的有源组e，有源组e包括多个周期性重复排列的有源单元e0，有源单元e0包括沿第一方向x排布的有源条e1以及沟道区e2；各有源组e0的沟道区e2在第一方向x上的宽度d相等。具体的，有源层可以包括源区，以及漏区，掩膜板的第一子图案a1可以用于形成源区，掩膜板的第二子图案b1可以用于形成漏区，即，源区与漏区可以为包括多个有源条e1的叉指状结构，源区与漏区有源条e1相互叉指分布。掩膜板的遮挡部s1可以用于形成源区或漏区的有源条e1，狭缝部s2可以用于形成沟道区e2。
59.在一种可能的实施方式中，参见图4或图5所示，边缘处图案单元e0内的狭缝部s2在第一方向上的宽度a1，与内部图案单元e0内的狭缝部s2在第一方向上的宽度a2，满足如下关系式：
60.0＜(a1-a2)/a2≤5％。
61.在一种可能的实施方式中，内部狭缝部s2在第一方向x上的宽度a1范围可以为3.50μm～3.70μm。具体的，内部狭缝部s2在第一方向x上的宽度a1范围可以为3.64μm。具体的，边缘狭缝部s2在第一方向x上的宽度a1范围可以为3.64μmμm～3.85μm。
62.具体的，参见图9和图10所示，通过将掩膜板边缘处图案单元e0内的狭缝部s2在第一方向上的宽度a1增大(由3.64μm增大至3.85μm)，通过该掩膜板形成的图案(如源漏极层图案或有源层图案)在不同位置处的宽度如图9、图10所示，此优化设计可避免边缘沟道因工艺margin过小而发生bridge，效果如图9所示。同时根据图9所示沟道编号测量了优化前后显示基板有源层)(或源漏极层)与不同位置狭缝部s2对应处的宽度，测量值如图10所示。本发明主要考虑其channel bridge风险，补偿量(offset)量较大，优化后边缘channel cd比非边缘channel大，mask设计时的offset量可以根据实际需求进行调整。
63.在一种可能的方式中，参见图6所示，图案组s边缘还设置至少一条有沿垂直于第
一方向x延伸的第一浮置部c。如此，可以将把bridge风险转移至第一浮置部c(dummy channel)，即使发生了bridge也不影响显示产品。
64.在一种可能的方式中，参见图6所示，第一浮置部c的图案形状与遮挡部s1的图案形状相同。具体的，例如，遮挡部s1的形状为长条状，第一浮置部c的图案形状也为长条状。
65.在一种可能的方式中，参见图6所示，第一浮置部c与相邻狭缝部s2的距离，与同一图案单元s0内遮挡部s1与狭缝部s2的距离相等。
66.基于同一发明构思，本发明实施例还提供一种显示基板，包括衬底基板，以及位于衬底基板一侧的栅极驱动电路，栅极驱动电路包括源漏极层，源漏极层采用如本发明实施例提供的掩膜板制作；结合图7所示，源漏极层包括个沿第一方向x排布的电极组d，电极组d包括多个周期性重复排列的电极单元d0，电极单元d0包括沿第一方向x排布的电极条d1以及镂空部d2；至少一个电极组d中，位于边缘处电极单元d0内的镂空部d2在第一方向x上的宽度b1，大于或等于内部电极单元内d0的镂空部d2在第一方向x上的宽度b2。
67.具体的，对于本公开实施例提供的掩膜板，位于边缘处图案单元s0内的狭缝部s2在第一方向x上的宽度a1，大于内部图案单元s0内的狭缝部s2在第一方向x上的宽度a2，但对于通过本公开实施例提供的掩膜板形成的源漏极层图案，由于实际工艺中显影液分布等因素的影响，位于边缘处电极单元d0内的镂空部d2在第一方向x上的宽度b1，可能会大于内部电极单元内d0的镂空部d2在第一方向x上的宽度b2，也可能会等于内部电极单元内d0的镂空部d2在第一方向x上的宽度b2。
68.在一种可能的实施方式中，参见图7所示，位于边缘处电极单元d0内的镂空部d2在第一方向上的宽度b1，与内部电极单元d0内的镂空部d2在第一方向x上的宽度b2，满足如下关系式：
69.0≤b1-b2≤0.32μm。
70.具体的，本发明实施例中，掩膜板可以是用于制作栅极驱动电路薄膜晶体管源漏极层的掩膜板。具体的，源漏极层可以包括源极，以及漏极，掩膜板的第一子图案a1可以用于形成源极，掩膜板的第二子图案b1可以用于形成漏极，即，源极与漏极可以为包括多个电极条d1的叉指状结构，源极与漏极的电极条d1相互叉指分布。掩膜板的遮挡部s1可以用于形成源极或漏极的电极条d1，狭缝部s2可以用于形成镂空部d2，也即源极与漏极之间的区域。
71.具体的，结合图4与图5所示，与掩膜板还包括相对设置第一子图案a1，以及第二子图案b1相对应，对于通过具有第一子图案a1以及第二子图案b1的掩膜板形成的源漏极层图案，电极组包括相对设置源极，以及漏极；源极包括：沿第一方向延伸的第一电极主部，以及由第一电极主部沿垂直于第一方向延伸出的多个第一电极支部；漏极包括：沿第一方向延伸的第二电极主部，以及由第二电极主部沿垂直于第一方向延伸出的多个第二电极支部；第一电极主部与第二电极主部相对、且多个第一电极支部与多个第二电极支部交叉设置，第一电极支部与第二电极支部之间具有镂空部；电极条包括第一电极支部或第二电极支部。
72.在一种可能的实施方式中，结合图6所示，与掩膜板在图案组s边缘还设置至少一条有沿垂直于第一方向x延伸的第一浮置部c相对应，对于通过设置有第一浮置部c的掩膜板形成的源漏极层图案，电极组d0边缘还设置至少一条有沿垂直于第一方向x延伸的第二
浮置部。其中，第二浮置部通过第一浮置部c形成。
73.在一种可能的实施方式中，第二浮置部的图案形状与电极条d1的图案形状相同。
74.在一种可能的实施方式中，第二浮置部与相邻镂空部的距离，与同一电极单元内电极条与镂空部的距离相等。
75.在一种可能的实施方式中，参见图8所示，栅极驱动电路包括还包括位于衬底基板与源漏极层之间的有源层，有源层采用如本发明实施例提供的掩膜板制作；有源层包括个沿第一方向x排布的有源组e，有源组e包括多个周期性重复排列的有源单元e0，有源单元e0包括沿第一方向x排布的有源条e1以及沟道区e2；至少一个有源组中e，位于边缘处有源单元e0内的沟道区e2在第一方向x上的宽度c1，大于或等于内部有源单元e0内的沟道区e2在第一方向上的宽度c2。
76.在一种可能的实施方式中，位于边缘处有源单元e0内的沟道区e2在第一方向x上的宽度c1，与内部有源单元e0内的沟道区e2在第一方向x上的宽度c2，满足如下关系式：
77.0≤c1-c2≤0.32μm。
78.具体的，本发明实施例中，掩膜板可以是用于制作栅极驱动电路薄膜晶体管有源层的掩膜板。具体的，有源层可以包括源区，以及漏区，掩膜板的第一子图案a1可以用于形成源区，掩膜板的第二子图案b1可以用于形成漏区，即，源区与漏区可以为包括多个有源条e1的叉指状结构，源区与漏区的有源条e1相互叉指分布。掩膜板的遮挡部s1可以用于形成源极或漏极的有源条e1，狭缝部s2可以用于形成沟道区e2，也即源区与漏区之间的区域。
79.具体的，结合图4与图5所示，与掩膜板还包括相对设置第一子图案a1，以及第二子图案b1相对应，对于通过具有第一子图案a1以及第二子图案b1的掩膜板形成的有源层图案，有源组包括相对设置源区，以及漏区；源区包括：沿第一方向延伸的第一有源主部，以及由第一有源主部沿垂直于第一方向延伸出的多个第一有源支部；漏区包括：沿第一方向延伸的第二有源主部，以及由第二有源主部沿垂直于第一方向延伸出的多个第二有源支部；第一有源主部与第二有源主部相对、且多个第一有源支部与多个第二有源支部交叉设置，第一有源支部与第二有源支部之间具有沟道区；有源条包括第一有源支部或第二有源支部。
80.在一种可能的实施方式中，结合图6所示，与掩膜板在图案组s边缘还设置至少一条有沿垂直于第一方向x延伸的第一浮置部c相对应，对于通过设置有第一浮置部c的掩膜板形成的有源层图案，有源组e0边缘还设置至少一条有沿垂直于第一方向x延伸的第三浮置部。其中，第三浮置部通过第一浮置部c形成。
81.在一种可能的实施方式中，第三浮置部的图案形状与有源条e1的图案形状相同。
82.在一种可能的实施方式中，第三浮置部与相邻沟道区的距离，与同一电极单元内有源条与沟道区的距离相等。
83.基于同一发明构思，本发明实施例还提供一种显示面板，包括如本发明实施例提供的显示基板。
84.基于同一发明构思，本发明实施例还提供一种显示装置，包括如本发明实施例提供的显示面板。
85.基于同一发明构思，本发明实施例还提供一种显示基板的制作方法，包括：
86.提供一衬底基板；
87.采用如本发明实施例提供的掩膜板在衬底基板的一侧形成栅极驱动电路的源漏极层。
88.在一种可能的实施方式中，在采用如本发明实施例提供的掩膜板在衬底基板的一侧形成栅极驱动电路的源漏极层之前，制作方法还包括：
89.采用如本发明实施例提供的掩膜板在衬底基板的一侧形成栅极驱动电路的有源层，其中，有源层的沟道区通过狭缝部形成。
90.本发明实施例中，位于边缘处图案单元s0内的狭缝部s2在第一方向x上的宽度a1，大于内部图案单元s0内的狭缝部s2在第一方向x上的宽度a2，在通过掩膜板形成薄膜晶体管的膜层时，可以增大膜层在图案组s边缘处狭缝的间距，避免该位置处本需要断开的位置却连接在一起产生的不良，进而可以改善现有技术中薄膜晶体管的膜层容易发生连接不良的问题，例如，在通过本发明掩膜板形成源漏极层时，可以增大源极、漏极在边缘处的间距，避免二者在边缘处发生连接，又例如，在通过本技术掩膜板形成有源层时，可以增大有源层边缘处源区与漏区之间的间距，也即增大沟道区的宽度，进而可以避免沟道区发生连接不良的问题。
91.在具体实施时，在本公开实施例中，显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本公开的限制。
92.尽管已描述了本公开的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本公开范围的所有变更和修改。
93.显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。