1.本发明属于非易失新型存储领域，具体涉及了一种抗辐射加固预放电型灵敏放大器及其控制方法。
背景技术：
2.新型存储器是利用新的材料基于非电荷的存储原理来实现存储。基于电阻存储的新型存储器表现出了卓越的性能，得到了越来越广泛的关注，如相变存储器(pcram，phase change random access memory)、磁存储器(mram，magnetic random access memory)、阻变存储器(rram，resistive random access memory)、铁电存储器(fram，ferroelectric random access memory)。这些新型存储器的共同特点是具有非易失性，即掉电后数据扔有效，并且他们具有相似的存储原理：利用高低阻态实现存储。相比传统存储器，新型存储器呈现的最大优势是其采用新材料作为存储单元，用新的存储技术代替电荷存储的传统方式，具有天然抗辐射的特性，更加适合航天领域中的应用发展。然而，存储单元外围基于mos管的电路仍然对空间辐射效应敏感，需要对其进行抗辐射加固设计才能满足宇航应用存储器对高可靠的需求。
3.灵敏放大器是新型存储器读电路中的模块之一，其作用是判断数据单元和参考单元的高低阻态，即判断存储的数据是“0”还是“1”，并将判断结果进行信号放大和输出。高性能灵敏放大器需要具备较高的阻态分辨能力、更快的操作速度、更低的功耗，以及为了适应航空航天等应用领域需要具备抗辐射能力。
技术实现要素：
4.为了解决现有技术中的上述问题，即现有的存储单元外围基于mos管的电路仍然对空间辐射效应敏感的问题，本发明提供了一种抗辐射加固预放电型灵敏放大器，所述放大器包括：
5.预先放电部分、第一传感支路、第二传感支路、充电传感部分、第一反馈支路、第二反馈支路和第三反馈支路；
6.预先放电部分通过第一传感支路和第二传感支路连接至充电传感部分；
7.充电传感部分包括pmos管pm0和pm1；充电传感部分连接至v
dd
；
8.第一反馈支路的第一端连接pm0，第一反馈支路的第二端连接pm1，第一反馈支路的第三端连接至第一传感支路，第一反馈支路的第四端连接第二传感支路；
9.第一传感支路通过第二反馈支路连接至第二传感支路；
10.第二传感支路通过第三反馈支路连接至第一传感支路。
11.在一些优选的实施方式中，所述第一传感支路和第二传感支路，具体包括：
12.所述第一传感支路，由预先放电部分至充电传感部分，包括第二连接节点nd2、电阻r0、第一输出节点v0、第零连接节点nd0、第四连接节点nd4和第一反馈支路的第三端；
13.所述第二传感支路，由预先放电部分至充电传感部分，包括第三连接节点nd3、电
阻r1、第二输出节点v1、第一连接节点nd1、第五连接节点和第一反馈支路的第四端。
14.在一些优选的实施方式中，所述预先放电部分，具体包括：
15.所述预先放电部分，包括nmos管nm0、nm1、nm2和nm3，其中nm0、nm1、nm2、nm3的源极接地，nm2的漏极、nm2的栅极和nm0的漏级连接至第二连接节点nd2，nm3的漏极、nm3的栅极和nm1的漏极相连于第三连接节点nd3；
16.第二连接节点nd2连接至第一传感支路；
17.第三连接节点nd3连接至第二传感支路；
18.nm0的栅极和nm1的栅极连接第一时钟信号端clk。
19.在一些优选的实施方式中，所述第一反馈支路，具体包括：
20.第零三输入端与门or0和第一三输入端与门or1；
21.第零三输入端与门or0的三个输入端分别连接连接第一时钟信号端clk、列选择信号selcol和第一连接节点nd1，第零三输入端与门or0的输出端连接pm0的栅极；
22.第一三输入端与门or1的三个输入端分别连接连接第一时钟信号端clk、列选择信号selcol和第零连接节点nd0，第一三输入端与门or1的输出端连接pm1的栅极。
23.在一些优选的实施方式中，所述第二反馈支路，具体包括：
24.第零与非门nand0、第零反相器inv0和nmos管nm4；
25.nm4的栅极连接第零反相器inv0的输出端，nm4的源极接地，nm4的漏极连接第零连接节点nd0；
26.第零反相器inv0的输入端连接第零与非门nand0的输出端；
27.第零与非门的输入端分别连接第一连接节点nd1和第二时钟信号端/clk。
28.在一些优选的实施方式中，所述第三反馈支路，具体包括：
29.第一与非门nand1、第一反相器inv1和nmos管nm5；
30.nm5的栅极连接第一反相器inv1的输出端，nm5的源极接地，nm5的漏极连接第一连接节点nd1；
31.第一反相器inv1的输入端连接第一与非门nand1的输出端；
32.第一与非门的输入端分别连接第四反馈节点和第二时钟信号端/clk。
33.本发明的另一方面，提出了一种抗辐射加固预放电型灵敏放大器的控制方法，所述方法基于上述的抗辐射加固预放电型灵敏放大器实施，所述控制方法包括：
34.根据设定的指令信号控制列选择信号selcol的电平和时钟信号的电平，进而控制灵敏放大器进行预放电阶段或传感阶段；
35.预放电阶段结束后，电流脉冲通过pm0和pm1对第零连接节点nd0和第一连接节点nd1充电，利用第零连接节点nd0和第一连接节点nd1充电速度不同且电位稳定在第一输出节点v0的电位为1第二输出节点v1的电位为0或第一输出节点v0的电位为0，第二输出节点v1的电位为1的状态，完成感应，放大信号差异并输入后级电路。
36.在一些优选的实施方式中，所述预放电阶段，具体包括：
37.列选择信号selcol的电平为低电平0，第一时钟信号端clk的电平为高电平1，第二时钟信号端/clk的电平为低电平0；
38.预放电部分的nmos管nm0和nm1开启；
39.第二连接节点nd2的电位和第三连接节点nd3的电位泄放至0；
40.第一反馈支路的第一端的电平和第一反馈支路的第二端的电平为1；
41.pmos管pm0和pm1关闭，第零连接节点nd0的电位和第一连接节点nd1的电位泄放至0；
42.nm4和nm5关断，第二反馈支路和第三反馈支路不导通；
43.预放电阶段无电流通过电阻r0和电阻r1，第一输出节点v0和第二输出节点v1的电位为0。
44.在一些优选的实施方式中，所述传感阶段，具体包括：
45.列选择信号selcol的电平为低电平0，第一时钟信号端clk的电平为低电平0，第二时钟信号端/clk的电平为高电平1；
46.第零连接节点nd0的电位和第一连接节点nd1的电位被泄放至0；
47.第一反馈支路的第一端的电平和第一反馈支路的第二端的电平为0；
48.pmos管pm0和pm1开启，对第零连接节点nd0和第一连接节点nd1进行充电；
49.通过比对电阻r0和电阻r1的阻值大小，根据比对结果，使第一输出节点v0和第二输出节点v1输出设定的电平。
50.在一些优选的实施方式中，所述通过比对电阻r0和电阻r1的阻值大小，根据比对结果，使第一输出节点v0和第二输出节点v1输出设定的电平，具体包括：
51.当电阻r0的阻值高于电阻r1的阻值时，第零连接节点nd0的电位升高速度快于第一连接节点nd1的电位升高速度；
52.当第零连接节点nd0的电位高于第一与非门nand1的输出低电平的阈值时，第一反相器inv1输出高电平，nm5被开启，第三反馈支路导通，第一连接节点nd1的电位泄放至0；
53.第一反馈支路中的第一三输入端与门or1输出高电平，pm1关闭，停止对第一连接节点nd1充电，使第一连接节点的电位维持于0；
54.第零连接节点nd0的电位通过pm0被拉高至1；
55.第一输出节点v0的电位为1，第二输出节点v1的电位为0；
56.当电阻r0的阻值低于电阻r1的阻值时，第一连接节点nd1的电位升高速度快于第零连接节点nd0的电位升高速度；
57.当第一连接节点nd1的电位高于第零与非门nand0的输出低电平的阈值时，第零反相器inv0输出高电平，nm4被开启，第二反馈支路导通，第零连接节点nd0的电位泄放至0；
58.第一反馈支路中的第零三输入端与门or0输出高电平，pm0关闭，停止对第零连接节点nd0充电，使第零连接节点nd0的电平维持于0；
59.第一连接节点的电位通过pm1倍拉高至1，第一输出节点v0的电位为0，第二输出节点v1的电位为1。
60.本发明的有益效果：
61.(1)本发明通过为放大器设置3条反馈支路，加速了数据单元(r0或r1)和对比单元(r1或r0)所在的传感支路的放电时间，稳定增大第零输出节点v0和第一输出节点v1的电压差。
62.(2)本发明通过为放大器设置3条反馈支路，对空间单粒子效应导致的单节点翻转具有修复能力，提高了读操作速度和可靠性。
63.(3)本发明提出的抗辐射加固预放电型灵敏放大器，以对称的电路结构增大了读
电路对pvt偏差的容忍度，提高了灵敏放大器的传感速度，且对单粒子灵敏点nd0和nd1有抗辐射加固作用，相比于现有加固方案减小了面积、功耗、时间的开销，具有低功耗、高可靠、抗辐射、长寿命的优点，可作为宇航级新型存储器读电路设计。
64.(4)本发明采用分级传感的操作方式，设计3条反馈支路辅助传感和放大，加速两条传感支路充电和放电速度。根据存储架构设计和读电路驱动能力，可以对一个存储子阵列或若干列数据单元执行读操作，也可以根据实际情况决定是否需要做多模冗余抗辐射加固。
65.(5)本发明采用预先放电的操作方式，降低了操作电流和功耗。
附图说明
66.通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本技术的其它特征、目的和优点将会变得更明显：
67.图1是本发明实施例中抗辐射加固预放电型灵敏放大器的结构示意图；
68.图2是本发明实施例中抗辐射加固预放电型灵敏放大器及其反馈支路的电路示意图。
具体实施方式
69.下面结合附图和实施例对本技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关发明相关的部分。
70.需要说明的是，在不冲突的情况下，本技术中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本技术。
71.为了更清晰地对本发明抗辐射加固预放电型灵敏放大器进行说明，下面结合图1和图2对本发明实施例中各电路构成展开详述。
72.本发明第一实施例的抗辐射加固预放电型灵敏放大器，包括步骤预先放电部分、第一传感支路、第二传感支路、充电传感部分、第一反馈支路、第二反馈支路和第三反馈支路；各电路构成详细描述如下：
73.预先放电部分通过第一传感支路和第二传感支路连接至充电传感部分。
74.在本实施例中，所述预先放电部分，具体包括：
75.所述预先放电部分，包括nmos管nm0、nm1、nm2和nm3，其中nm0、nm1、nm2、nm3的源极接地，nm2的漏极、nm2的栅极和nm0的漏级连接至第二连接节点nd2，nm3的漏极、nm3的栅极和nm1的漏极相连于第三连接节点nd3；
76.第二连接节点nd2连接至第一传感支路；
77.第三连接节点nd3连接至第二传感支路；
78.nm0的栅极和nm1的栅极连接第一时钟信号端clk。
79.在本实施例中，所述第一传感支路和第二传感支路，具体包括：
80.所述第一传感支路，由预先放电部分至充电传感部分，包括第二连接节点nd2、电阻r0、第一输出节点v0、第零连接节点nd0、第四连接节点nd4和第一反馈支路的第三端；
81.所述第二传感支路，由预先放电部分至充电传感部分，包括第三连接节点nd3、电
阻r1、第二输出节点v1、第一连接节点nd1、第五连接节点nd5和第一反馈支路的第四端。
82.充电传感部分包括pmos管pm0和pm1；充电传感部分连接至v
dd
。
83.第一反馈支路的第一端连接pm0，第一反馈支路的第二端连接pm1，第一反馈支路的第三端连接至第一传感支路，第一反馈支路的第四端连接第二传感支路。
84.在本实施例中，所述第一反馈支路，具体包括：
85.第零三输入端与门or0和第一三输入端与门or1；
86.第零三输入端与门or0的三个输入端分别连接连接第一时钟信号端clk、列选择信号selcol和第一连接节点nd1，第零三输入端与门or0的输出端连接pm0的栅极；
87.第一三输入端与门or1的三个输入端分别连接连接第一时钟信号端clk、列选择信号selcol和第零连接节点nd0，第一三输入端与门or1的输出端连接pm1的栅极。
88.第一传感支路通过第二反馈支路连接至第二传感支路。
89.在本实施例中，所述第二反馈支路，具体包括：
90.第零与非门nand0、第零反相器inv0和nmos管nm4；
91.nm4的栅极连接第零反相器inv0的输出端，nm4的源极接地，nm4的漏极连接第零连接节点nd0；
92.第零反相器inv0的输入端连接第零与非门nand0的输出端；
93.第零与非门的输入端分别连接第一连接节点nd1和第二时钟信号端/clk。
94.第二传感支路通过第三反馈支路连接至第一传感支路。
95.在本实施例中，所述第三反馈支路，具体包括：
96.第一与非门nand1、第一反相器inv1和nmos管nm5；
97.nm5的栅极连接第一反相器inv1的输出端，nm5的源极接地，nm5的漏极连接第一连接节点nd1；
98.第一反相器inv1的输入端连接第一与非门nand1的输出端；
99.第一与非门的输入端分别连接第四反馈节点和第二时钟信号端/clk。
100.本发明第二实施例的抗辐射加固预放电型灵敏放大器的控制方法，所述控制方法基于上述的抗辐射加固预放电型灵敏放大器实施，所述控制方法包括：
101.根据设定的指令信号控制列选择信号selcol的电平和时钟信号的电平，进而控制灵敏放大器进行预放电阶段或传感阶段；
102.在本实施例中，所述预放电阶段，具体包括：
103.列选择信号selcol的电平为低电平0，第一时钟信号端clk的电平为高电平1，第二时钟信号端/clk的电平为低电平0；
104.预放电部分的nmos管nm0和nm1开启；
105.第二连接节点nd2的电位和第三连接节点nd3的电位泄放至0；
106.第一反馈支路的第一端的电平和第一反馈支路的第二端的电平为1；
107.pmos管pm0和pm1关闭，第零连接节点nd0的电位和第一连接节点nd1的电位泄放至0；
108.nm4和nm5关断，第二反馈支路和第三反馈支路不导通；
109.预放电阶段无电流通过电阻r0和电阻r1，第一输出节点v0和第二输出节点v1的电位为0。
110.在本实施例中，所述传感阶段，具体包括：
111.列选择信号selcol的电平为低电平0，第一时钟信号端clk的电平为低电平0，第二时钟信号端/clk的电平为高电平1；
112.第零连接节点nd0的电位和第一连接节点nd1的电位被泄放至0；
113.第一反馈支路的第一端的电平和第一反馈支路的第二端的电平为0；
114.pmos管pm0和pm1开启，对第零连接节点nd0和第一连接节点nd1进行充电；
115.通过比对电阻r0和电阻r1的阻值大小，根据比对结果，使第一输出节点v0和第二输出节点v1输出设定的电平。在本实施例中，对于mram，rram，flash等非易失型存储器，数据“0”和“1”以电阻r0和电阻r1的相对阻值被存储，如当r0》r1时，存储数据为“0”，当r0《r1时，存储数据为“1”。
116.在本实施例中，所述通过比对电阻r0和电阻r1的阻值大小，根据比对结果，使第一输出节点v0和第二输出节点v1输出设定的电平，具体包括：
117.当电阻r0的阻值高于电阻r1的阻值时，第零连接节点nd0的电位升高速度快于第一连接节点nd1的电位升高速度；
118.当第零连接节点nd0的电位高于第一与非门nand1的输出低电平的阈值时，第一反相器inv1输出高电平，nm5被开启，第三反馈支路导通，第一连接节点nd1的电位泄放至0；
119.第一反馈支路中的第一三输入端与门or1输出高电平，pm1关闭，停止对第一连接节点nd1充电，使第一连接节点的电位维持于0；
120.第零连接节点nd0的电位通过pm0被拉高至1；
121.第一输出节点v0的电位为1，第二输出节点v1的电位为0；
122.当电阻r0的阻值低于电阻r1的阻值时，第一连接节点nd1的电位升高速度快于第零连接节点nd0的电位升高速度；
123.当第一连接节点nd1的电位高于第零与非门nand0的输出低电平的阈值时，第零反相器inv0输出高电平，nm4被开启，第二反馈支路导通，第零连接节点nd0的电位泄放至0；在实际线路中第一连接节点nd1和第五连接节点nd5属于同一节点，第零连接节点nd0和第四连接节点nd4属于同一节点；
124.第一反馈支路中的第零三输入端与门or0输出高电平，pm0关闭，停止对第零连接节点nd0充电，使第零连接节点nd0的电平维持于0；
125.第一连接节点的电位通过pm1倍拉高至1，第一输出节点v0的电位为0，第二输出节点v1的电位为1。
126.预放电阶段结束后，电流脉冲通过pm0和pm1对第零连接节点nd0和第一连接节点nd1充电，利用第零连接节点nd0和第一连接节点nd1充电速度不同且电位稳定在第一输出节点v0的电位为1第二输出节点v1的电位为0或第一输出节点v0的电位为0，第二输出节点v1的电位为1的状态，完成感应和放大信号差异，并将输出电位输入后级电路。本实施例中的3条反馈支路能够提高连接节点抗单粒子翻转的能力、加速连接节点达到稳态电压。
127.上述实施例中虽然将各个步骤按照上述先后次序的方式进行了描述，但是本领域技术人员可以理解，为了实现本实施例的效果，不同的步骤之间不必按照这样的次序执行，其可以同时(并行)执行或以颠倒的次序执行，这些简单的变化都在本发明的保护范围之内。
128.所属技术领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统的具体工作过程及有关说明，可以参考前述方法实施例中的对应过程，在此不再赘述。
129.所属技术领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的存储装置、处理装置的具体工作过程及有关说明，可以参考前述方法实施例中的对应过程，在此不再赘述。
130.本领域技术人员应该能够意识到，结合本文中所公开的实施例描述的各示例的模块、方法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，软件模块、方法步骤对应的程序可以置于随机存储器(ram)、内存、只读存储器(rom)、电可编程rom、电可擦除可编程rom、寄存器、硬盘、可移动磁盘、cd-rom、或技术领域内所公知的任意其它形式的存储介质中。为了清楚地说明电子硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以电子硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。本领域技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
131.术语“第一”、“第二”等是用于区别类似的对象，而不是用于描述或表示特定的顺序或先后次序。
132.术语“包括”或者任何其它类似用语旨在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备/装置不仅包括那些要素，而且还包括没有明确列出的其它要素，或者还包括这些过程、方法、物品或者设备/装置所固有的要素。
133.至此，已经结合附图所示的优选实施方式描述了本发明的技术方案，但是，本领域技术人员容易理解的是，本发明的保护范围显然不局限于这些具体实施方式。在不偏离本发明的原理的前提下，本领域技术人员可以对相关技术特征做出等同的更改或替换，这些更改或替换之后的技术方案都将落入本发明的保护范围之内。