多端神经形态器件
背景技术：
1.本文所公开的是包括忆阻器的神经形态(neuromorphic)存储器元件，并且更具体地，是仿真突触脑行为的神经形态存储器元件。本公开尤其涉及多个神经形态存储器元件以及用于操作包括忆阻器的神经形态存储器元件的方法。
2.由于科学界以及企业中越来越多的可用信息的增长趋势，数据分析继续流行。为了分析非结构化或半结构化数据的增长部分，使用人工智能技术(非常经常采用机器学习系统的形式)。机器学习系统经常实现为基于经典冯-诺伊曼架构的人工神经网络系统。该架构通常执行提取命令/数据、执行和可选地存储返回的循环。cpu(中央处理单元)经由总线系统连接至系统存储器。
3.与该常规冯-诺伊曼架构相比，人类大脑包括具有突触的大量神经元，这些神经元中的每一者充当计算和记忆两者，因此充当生物记忆内计算系统。这种独特的结构使得大脑在处理情绪、学习和思维方面极其节能。例如，使用最先进的超级计算机模拟在20w的功率下操作的五秒的大脑活动花费大约几百秒，并且可能需要kw或甚至高达mw的功率。在这种自然神经网络的电路中，神经元对来自其他神经元的输入进行集成，而突触对信号进行中继。突触比神经元的数量多几个数量级，并且网络中的学习和记忆的过程与突触相关联(突触效率或权重)。
技术实现要素：
4.根据本发明的一个方面，提供了一种包括忆阻器的神经形态存储器元件。忆阻器可以包括输入信号端子、输出信号端子和控制信号端子。神经形态存储器元件还可以包括包含相变材料的忆阻有源沟道，其中，忆阻有源沟道在输入信号端子与输出信号端子之间纵向延伸。
5.控制信号端子处的控制信号电压可被配置成表示神经形态存储器元件的易失性生物神经过程，并且输入信号端子与输出信号端子之间的偏置电压可被配置成表示神经形态存储器元件的非易失性生物神经过程。
6.根据另一方面，提供了一种用于操作包括忆阻器的神经形态存储器元件的方法。忆阻器可以包括输入信号端子、输出信号端子和控制信号端子、包括相变材料的忆阻有源沟道。忆阻有源沟道可以在输入信号端子与输出信号端子之间纵向延伸。
7.该方法还可包括向控制信号端子施加表示神经形态存储器元件的易失性生物神经过程的控制信号电压，以及在输入信号端子和输出信号端子之间施加表示神经形态存储器元件的非易失性生物神经过程的偏置电压。
附图说明
8.参考不同的主题描述了本发明的实施例。具体地，参照方法类型权利要求描述一些实施例，而参照装置类型权利要求描述其他实施例。然而，本领域的技术人员将从以上和以下描述中得出，除非另外指出，否则除了属于一种类型的主题的特征的任何组合之外，涉
及不同主题的特征之间(具体地，方法类型权利要求的特征与装置类型权利要求的特征之间)的任何组合也被认为是在本文档内披露的。
9.以上定义的方面、以及本披露的另外的方面从在下文中描述的实施例的实例中是清楚的并且参考实施例的实例来解释，但是本发明不限于此。
10.将仅通过举例的方式并且参考以下附图来描述不同实施例：
11.图1是根据一些实施例的包括忆阻器的本发明的神经形态存储器元件的实施例的示意性框图。
12.图2是示出了神经形态存储器元件的替代性实施例的示意性框图。
13.图3是示出了具有第二顶栅极并且可选地还具有第三顶栅极的实施例的框图。
14.图4a是示出根据一些实施例的使用全局栅极的同源可塑性(homeoplasticity)的效应的框图。
15.图4b是示出根据一些实施例的取决于施加到全局栅极的电压的突触前信号和突触后信号的时序图。
16.图5a是示出根据一些实施例的用于利用全局栅极的stp的第一方法的实施例的方框时序图。
17.图5b是示出根据一些实施例的时间仿真设备级stp疲劳的典型信号发展的时序图。
18.图6是示出根据一些实施例的用于利用全局栅极的stp的第二方法的实施例的时序框图。
19.图7是示出根据一些实施例的将多个神经形态存储器元件嵌入到交叉式阵列中的示例的示意图。
20.图8是示出根据一些实施例的用于操作多个神经形态存储器元件的交叉式阵列的组件的示意性框图。
具体实施方式
21.驱动神经形态平台以增强现有和实现更新应用的领域是使神经元和突触越来越受大脑激励。这可能需要彻底地重新考虑模拟突触动力学的人造装置概念。已知多个独立的过程支配突触效率，其可以广泛地分为两类，即：长期可塑性(ltp)和短期可塑性(stp)。基于此，突触效率(g)可以表示为函数：
22.g(t)＝α(t)*w/t)*f(t)
23.其中：
24.w(t)表示长期可塑性(w)，
25.f(t)表示短期可塑性(f)，并且
26.α(t)可以与网络介质的变化(内稳态(homeostasis))相关联并且可以表示乘法数学运算(例如，加法、减法)。
27.内稳态表示突触底层的全局调制(内稳态或内稳态可塑性)。这主要由离子浓度、各种激素的浓度和温度控制，仅举几个提供突触强度和神经激发(firing)的全局调节的参数。
28.w(t)与长期记忆相关联并且f(t)与短期记忆相关联，有时也表示称为突触疲劳/
易化的效果。此外，神经元可表现出多种时间动态，诸如自适应阈值和膜泄漏。因此：
29.t’(t)＝α(t)*t(t)*k(t)；
30.其中：
31.t’(t)表示神经元的动态激发阈值，
32.t(t)表示神经元的静止激发阈值，以及
33.α(t)与网络介质的变化(内稳态)相关联。
34.此外，对于突触特征，已知：
35.k’(t)＝α(t)*k(t)；
36.其中
37.k’(t)表示突触后信号中的瞬态电压轨迹，
38.k(t)表示突触前信号或突触后衰变尾，以及
39.α(t)可以与网络介质的变化(内稳态)相关联。
40.现今可用的神经形态硬件、突触和神经动态通常使用常规cmos和忆阻电路来实现。实施方式包括两个晶体管/一个忆阻器j9九游会真人的解决方案，以及一个晶体管/一个忆阻器j9九游会真人的解决方案(例如，用于模拟突触)。与要完全可调谐的忆阻器一起工作的挑战之一可能需要非忆阻电路，该非忆阻电路使器件制造复杂并且经常不与器件物理学相关。
41.试图模拟具有以相变存储器为核心的投影相变存储器器件的突触，被栅极氧化物围绕且被栅极围绕的有源沟道围绕的中间层已被证明是有问题的。为了完全可调谐，器件需要额外的材料(有源沟道)，这使得制造工艺复杂化并且降低了忆阻器的操作效率。
42.可以在pcm(相变存储器)器件中看到第三方法，pcm器件通过在pcm电导状态中对输入进行积分并且一旦电导达到激发阈值就重置来实现积分激发神经元。在这种情况下，忆阻电导表示神经元的膜电位。然而，该j9九游会真人的解决方案也具有缺点：不存在一些时空数据计算可能需要的“膜泄漏”，并且不存在过继学习(adoptive learning)所需要的阈值动力学。
43.所以，突触或神经元的当前可用技术模型由于有限的神经动态建模选项而仅具有模拟全功能突触/神经元网络的有限潜力。因此，可能需要允许更好地模拟突触活动的神经形态器件。
44.在本说明书的上下文中，可以使用以下惯例、术语和/或表达。
45.术语“神经形态存储器元件”在此可以表示不需要分开的pcm和有源层的多端子器件—即，至少3端子忆阻器件。相反，pcm层或核心和有源沟道是相同的，省略一层材料。神经形态存储器元件可用于模拟从哺乳动物脑中已知的突触效应。
46.术语“忆阻器”(即，存储器和电阻器的组合)可以指涉及电荷和磁通量的已知非线性、两端子电部件。然而，在这里讨论的概念中，忆阻器的非线性特性可以受到附加栅极的影响。电阻值可在写入操作期间在若干电平之间适用。即使不对忆阻器施加电压，如此编程的电阻值仍保持其值。然而，随着时间的推移，电阻值可能由于这种器件的非理想行为而改变。可以读出一次编程的电阻值，使得可以将忆阻器用作存储器或存储基本元件。
47.术语“忆阻有源沟道”在此可以表示连接在输入端子与输出端子之间的pcm的沟道。
48.在忆阻器的上下文中，术语“相变材料”(pcm)可以表示材料的状态之间的过渡，例如，物质的非经典(与经典状态液体和固体相反)状态之间的过渡，诸如晶体的一致性，其
中，材料从符合一个晶体结构变成符合另一个晶体结构，这可以是更高或更低能量状态，即，晶态至显示不同电导的非晶态。
49.术语“易失性生物神经过程”可表示短期效应，例如，在短期记忆的上下文中，例如，由于神经元的膜的泄漏行为。在突触的上下文中，这种效应还可以被表示为突触疲劳。
50.术语“非易失性生物神经过程”可表示与哺乳动物脑的长期记忆相关的长期效应。其还可表示为长期可塑性(ltp)。
51.术语“长期可塑性”(ltp)可以与脑模型(即，神经科学)中的突触可塑性相关，并且可以具体地以突触可塑性的形式表示突触随时间推移而增强或削弱的能力，这对于学习和记忆的神经化学基础是重要的。ltp不应与长期增强相混淆，长期增强与长期抑郁(ltd)形成对比，长期增强和长期抑郁两者都可通过神经递质和激素的可用性在哺乳动物脑中受影响，神经递质和激素两者都是长期(突触)可塑性的基础。通常，ltp效应可持续几分钟到几小时。
52.术语“短期可塑性”(stp)-具体地，与长期突触可塑性相反的短期突触可塑性-可表示在比ltp更短的时间帧内的突触活动的影响。短期突触可塑性可在数十毫秒至几分钟的时间尺度上起作用。所以，stp和ltp效果可被清楚地区分。而且，短期可塑性可增强或削弱突触。
53.所提出的包括忆阻器的神经形态存储器元件、所述多个神经形态存储器元件以及用于操作所述神经形态存储器元件的方法可以提供多个优点、贡献和技术效果。
54.所提出的j9九游会真人的解决方案可以克服在基于投射pcm的突触元件中发现的问题，其中相变存储器由有源沟道、栅极氧化物和外部栅极包围。此类构型相对难以制造并且需要相对大的体积。此外，在这样的配置中，可能需要有源沟道材料，该有源沟道草料在这里提出的j9九游会真人的解决方案中则可以省略。相反，在所提出的器件中，有源沟道和表面改变材料可以是相同的，因此，可以增强忆阻器的操作效率，并且还可以模拟神经元动态。
55.通过使用忆阻器的固有场效应特性，所提出的方法可以消除对投影层的需要。因此，可以降低材料成本、时间和劳动力，并且在芯片设计和其制造中消除复杂性。
56.通过利用背栅极配置，各实施例可实现使用多个所提议的神经形态器件实现的神经网络的栅极电平调制。具体而言，在混合器件中，背栅极可实现全局调制，而选择性栅极可促成单个神经形态器件特有的局部调制。
57.此外，通过消除用于相变存储器器件的核心投影层，可以改善器件中的热限制，并且可以降低电功率消耗。总的来说，这可以导致用于操作所提出的器件的能量消耗的显著改进。
58.由栅极(以任何形式)引入的场效应可以用于表示神经元的激发阈值并且实现在器件的非易失性状态中的阈值的长期值，并且附加地通过调谐器件的栅极来实现动态或自适应阈值。作为生物背景，神经元对突触前脉冲进行积分，并且如果累积超过激发阈值，则它还激发突触后脉冲。然而，激发阈值不是常数，并且在适应性学习的模式中，其量值改变。
59.由器件的栅极引入的场效应还可用于通过向所模拟的神经元添加瞬态非线性来实现带泄漏神经膜的特性。作为生物背景，突触后信号的累积和下降中的延迟是由于神经元的膜的泄漏行为引起的。泄漏积分激发模型的电压轨迹对于如何处理大多数传感信息是至关重要的。如果突触前脉冲具有垂直边缘，则对于泄漏膜，突触后脉冲具有圆形边缘。
60.简而言之，可模拟生物突触的特性的完整谱系，这可实现人工神经网络的更自然得多的行为。可以使用忆阻有源沟道来实现易失性和非易失性神经过程两者。
61.在下文中，描述了器件的另外的实施例(也可应用于相关方法)。
62.根据神经形态存储器元件的一些有利实施例，神经形态存储器元件可以被配置为在写入操作期间(即，在编程操作期间)经由忆阻器的忆阻器电导的非易失性调制来仿真长期可塑性(ltp)动态。神经形态存储器元件还可以被配置成在读取操作期间经由忆阻器电导的易失性调制来模拟短期可塑性(stp)动态。由此，神经形态存储器元件可以被配置为在读取和写入操作期间经由忆阻器电导的易失性调制来模拟神经元动态。因此，该新颖的神经形态器件可允许模拟或仿真自然生物突触的完整复杂行为，包括短期、长期局部以及全局效应。这可使得器件理想以更好地构建人工神经网络。
63.根据神经形态存储器元件的一些实施例，忆阻器件可以包括顶表面和背表面、在载体材料的顶表面之上的第一电介质材料层、由在电介质材料之上的忆阻器有源沟道连接的源极端子和漏极端子。此外，忆阻器件可以包括在第一电介质材料层下方的背栅极。在第一介电材料层与背栅极之间，可设置载体材料。它可以包括硅基材料。此外，背栅极还可以包括导电材料。
64.根据神经形态存储器元件的一些实施例，忆阻器件可以包括载体材料，该载体材料具有：源极端子和漏极端子，该源极端子和漏极端子由在载体材料之上的忆阻器型有源沟道连接；在忆阻器型有源沟道之上的电介质材料层；以及在电介质材料层之上的控制栅极。
65.这些实施例可被视为对先前描述的实施例的直接替代。然而，此处，背栅极可由有源沟道上的控制栅极替换，并且可按如下所述的背栅极可被使用的相同方式来使用，例如作为具有共用顶部控制栅极的多个神经形态存储器元件的全局栅极。
66.根据神经形态存储器元件的一些替代实施例，载体材料可为导电的，且其可直接为背栅极。所以，载体材料和背栅极可以是相同的。这可减少神经形态存储器元件的生产努力以及成本。然而，在所选情形中，具有显式载体材料的神经形态存储器元件的版本可以是更实用的方法，例如，如果还有其他有源元件(例如，cmos技术中)可与神经形态存储器元件中的一个或多个集成在一起。
67.根据神经形态存储器元件的其他替代实施例，载体材料可为金属或高掺杂半导体(例如，高掺杂硅)。导电硅(或另一半导体)可附接至连接端子以有线至栅极电压源。
68.根据神经形态存储器元件的其他替代实施例，载体材料可为硅衬底，且背栅极可为硅衬底背表面之上的导电层。硅衬底(或作为载体材料的另一种半导体)的背面上的导电层通常可以是金属栅极。
69.根据一些备选设计的实施例，神经形态存储器元件可以包括在忆阻有源沟道之上的第二电介质材料层、以及在第二电介质材料层之上的第一顶栅极。然而，另一材料层可位于有源沟道与第二电介质材料层之间。替代背栅极和/或除背栅极之外，第一顶栅极还可以影响特性。具体而言，施加至背栅极和/或替代性顶栅极的电压可都表示人工突触(即，神经形态存储器元件)的瞬态效应(即，短期可塑性动态)。
70.根据另一设计并且因此根据神经形态存储器元件的一些进一步替换实施例，忆阻器件还可以包括与忆阻有源沟道的第一侧相邻的第二顶栅极。第二顶栅极也可以位于与有
源沟道相同的电介质层上。因此，如果从载体材料来看，该第二顶栅极不在有源沟道上方，而是在有源沟道旁边。其还可表示为侧栅极，因为其可位于同一水平平面中的有源沟道的一侧。
71.另外，并且根据所述神经形态存储器的附加实施例，所述忆阻器件还可以包括第三顶栅极，所述第三顶栅极在所述忆阻有源沟道的与所述第二顶栅极相反的一侧上，与所述忆阻有源沟道的第二侧相邻。第二顶栅极和第三顶栅极可以构建顶栅极的另一种形式。因此，有源沟道可以位于第二顶栅极与第三顶栅极之间。由此，第二顶栅极、有源沟道和第三顶栅极可以全部定位在电介质层之上，即，在相同的水平面中。
72.本发明构思的一些先进实施例还可包括多个所述神经形态存储元件，其中所述控制信号端子可为多个所述神经形态存储元件所共用。由此，控制信号端子可适于模拟挥发性生物神经过程的更多全局效应。因此，可以一个接一个地选择不同神经形态存储器元件的单个忆阻器，但是全局控制端子(即，栅极信号)可能足以一次解决更大数量的神经形态存储器元件。
73.忆阻器的电导可以根据栅极电压的极性而减小或增大。如果全局栅极和顶栅极具有不同的极性，则对忆阻器的场效应可能会被无效。
74.在下文中，将给出附图的详细描述。附图中的指令是示意性的。首先，给出了本发明的神经形态存储器元件的实施例的框图。之后，将描述所述多个忆阻器和所述多个神经形态存储器的进一步的实施例以及用于操作包括忆阻器的神经形态存储器元件的方法的实施例。
75.图1示出神经形态存储器元件100的实施例。其包括忆阻器，该忆阻器包括输入信号端104、输出信号端106和控制信号端110。在输入信号端子104与输出信号端子106之间，忆阻有源沟道108(即，沟道元件)包括作为有源沟道的相变材料。忆阻有源沟道在输入信号端子与输出信号端子之间纵向延伸，即，其垂直于由输入信号端子104与输出信号端子106之间的线限定的第一方向的延伸小于第一方向上的延伸。
76.由此，控制信号端子处的控制信号电压vgs被配置成表示神经形态存储器元件的易失性生物神经过程，输入信号端子和输出信号端子之间的偏置电压vd被配置成表示神经形态存储器元件的非易失性生物神经过程。
77.神经形态存储器元件100还可包括(为了给予其物理稳定性)载体材料102(例如，类似硅的半导体)以及在一侧上的载体材料102与另一侧上的输入端子104、有源沟道108和输出端子106之间的电介质层112。所以，输入端子104、作为pcm的有源沟道108以及输出端子106位于一个平面中，即，在电介质层112上方。控制信号电压vgs的第二端子和输入源极端子104也可以接地。
78.图2示出了神经形态存储器元件的替代实施例200。除了在图1的上下文中已经讨论的元件之外，第二电介质层202位于包括忆阻材料的有源沟道108之上。第二电介质层202将顶栅极204与有源沟道108隔离。在此配置中，可通过顶栅极来仿真短期动态可塑性神经形态存储器元件。因为第二电介质材料202可以比衬底102薄得多，所以如果与载体材料102的另一侧上的背栅极110相比，顶栅极可以小得多并且可能需要较少量的电荷以便影响有源沟道108。
79.然而，一个单一背栅极110可主动地影响多个神经形态存储器元件100，表示神经
形态存储器元件100的阵列在芯片或晶圆级上的全局调制。可替代地，顶栅极也可以用于相同的目的。纯粹的本地调制也可以通过下图所示的实施例来实现。
80.图3示出了具有第二顶栅极302和可选地还具有第三顶栅极304的实施例300。与图1和2(横截面的侧视图)相比，图3是神经形态存储器元件100上的顶视图。有源沟道108在此位于第二顶栅极302和第三顶栅极304之间。顶栅极302、304两者也可定位于电介质层110上。第二顶栅极302和第三顶栅极304可有利地用于有源沟道108的局部调制，即，工作在单独的器件级上。在此配置中，第一顶栅极可另外定位于有源沟道顶部，如图2所示。此外，在其他配置中，还可以存在背栅极110。
81.因此，在任何情况下，神经形态存储器元件100是至少三端子器件。输入信号端子104也可表示为漏极，而输出信号端子106也可表示为源极。第三端子(即，栅极或控制端子)对于单个神经形态存储器元件的忆阻器可以是唯一的，或者由几个不同的神经形态元件单元(nme)中的多个忆阻器共享。每个nme由此可以在写入(编程)操作期间经由忆阻电导的非易失性调制来模拟ltp动态；每个nme可以在读取操作期间经由忆阻电导的易失性调制来模拟stp动态。此外，每个nme可以在读取操作和写入操作两者期间经由忆阻性电导的易失性调制来模拟神经动力学。
82.图4a示出了使用全局栅极的同源可塑性的效应。图4a示出了突触前元件404和突触后元件406的布置400，而元件408与矩形402中所示的连接组合表示人工突触及其相应的突触效应。在哺乳动物中，大脑全局机制调节神经处理，即，同源可塑性。离子浓度、各种激素的浓度和温度是提供突触强度和神经元激发的全局调节的参数中的一些。可使用全局约会方案用神经形态芯片来渲染同源可塑性。这些所谓的全局时钟概念可以用于适应性学习，而神经元激发可以被增强或抑制。这类似于接受哺乳动物突触对精神病药物的增加和抑制反应。
83.图4b示出了取决于施加至全局栅极的电压410的突触前信号410和突触后414信号。在不向全局栅极施加电压的情况下，突触前信号410和突触后信号414的振幅可被视为在100％电平。然而，如果在时间段416期间向全局栅极施加正电压410，则突触后信号414被清楚地示出低于100％电平。
84.另一方面，如果在时间段418期间向全局栅极施加负电压410，则突触后信号414被清楚地示出高于100％电平。在时间段418之后并且没有栅极电压信号412，突触前信号410和突触后信号414再次处于相应的100％电平。因此，突触后信号414可针对一个神经形态存储器元件、或针对多个神经形态存储器元件全局地增加或减少，这取决于栅极设计。
85.图5a示出用于利用全局栅极的stp的第一办法的实施例500，其中异步输入x被用于寻址神经形态设备的r。线502符号化输入信号脉冲x(ti)的输入线(例如，在时间t3,t2,t1处)，即x(t3),x(t2),x(t1)，其用于针对要从相应的忆阻器读取或写入(即，编程)的权重进行读取和写入操作的输入。两个单元(调制信号检测器504和2端子输入路由模块506)控制哪些信号将到达忆阻器508、510、512中的特定忆阻器(由开关514表示)。上述两个端子为上述器件的源极和漏极。
86.到两个端子和全局栅极的输入是彼此异步的。对于在时间ti的2端子输入脉冲(x(ti),rj)，在时间ti到器件rj的第三端子(即，栅极)的输入必须等于fj(ti)(即，r(t)是编码f的输入)。在其他时间，它可以是任何其他信号。因此，它可以是f0＝0或它可以是fk,k≠j。因
此，如果其在每个时间ti切换相关的信号，则可以使用到所有忆阻器件的栅极的单个全局信号。这是调制信号选择器504的任务。符号516示出随着时间的相关函数值f。
87.图5b示出了时间模拟装置水平stp疲劳的典型的信号发展，这可以理解为突触功效从当突触前输入到达时触发的所施加的易失性效应中瞬时降低。信号518示出输入信号脉冲，信号520示出没有施加栅极电压的输出信号，并且信号522示出具有施加的栅极电压的输出信号(如由调制信号选择器502选择的)。
88.图6示出了用于使用全局栅极的stp的第二办法的实施例600，其中异步输入x被用于寻址神经形态器件的r。除了仅仅微小的差异之外，如果与图5a相比，使用相同的参考标号，并且不再详细描述。
89.此外，引入抖动。通过使2端子输入抖动以不重合并且仍然使用全局信号切换方案，抖动必须或者：(i)相对于栅极调制信号的时间动态较小，或者(ii)也应用于栅极端子。此外，抖动必须相对于2端子输入的时间动态较小。
90.因此，需要保持对全局栅极动作免疫的突触可以与全局栅极输入并行地使用，并且可以用顶栅极(如上所述)进行调制，但是具有与来自底栅极的场效应相反的栅极极性。图5a和图6之间的主要区别是在602处忆阻器r(t)的输入信号x(t)以及调制信号检测器504如何工作。
91.图7示出了将多个神经形态存储器元件706嵌入到交叉式阵列700中的示例。交叉式阵列700包括水平字线702(其中仅一个具有参考标号)和垂直位线704(其中仅一个具有参考标号)，用于在相应交叉点处寻址多个神经形态存储器元件706。字线702和位线704被用于寻址相应的神经形态存储器元件706(或也作为示例，708)。字线702可以由端子714、716、718激活。未明确示出位线704的端子。交叉式阵列表示m x n矩阵，具有从g
11
至g
m1
向下至g
n1
至g
nm
的神经形态存储器元件706的行。
92.此外，针对每一神经形态存储器元件706示出了栅极触点712(例如，用于交叉式阵列的右下角)。如果与字线702和位线704相比，这些栅极触点对角地连接。对角栅极线(未明确附图标记)跨字线702和位线704的对角定位的交叉点连接多个神经形态存储器元件706。栅极电压可以施加于栅极端子720、
…
、730。相应的栅极电压将仅对于被寻址的神经形态存储器元件706变得有效。栅极可以是从背栅极和任何形式的顶栅极中选择的任何栅极。此外，可以存在平行的栅极线以在背栅极和顶栅极之一之间进行区分。
93.图8示出了用于操作交叉式阵列700中的多个神经形态存储器元件的交叉式阵列的组件800。字线(仅示出了其中的三个)连接至数字/模拟转换器802，从而将读取或写入命令转换成脉冲804。位线连接到放大器806，放大器806又连接到模拟/数字转换器808。以此方式，可数字地处理交叉式阵列700，并且也可数字地处理交叉式阵列的结果。
94.此外，象征性地，示出了到栅极线的连接，而连接到全局栅极的数模转换器810接触交叉式阵列700的神经形态存储器元件706。此外，示出了附加的数/模转换器812，用于寻址通常被实施为顶栅极的局部栅极(在图7和图8中未明确示出)。这些栅极由象征性地示出为随时间减小的信号的易失性信号814控制。
95.已经出于说明的目的呈现了不同实施例的描述，但并不旨在是详尽的或限于所公开的实施例。在不脱离所描述的实施例的范围的情况下，许多修改和变化对于本领域普通技术人员来说是显而易见的。本文使用的术语被选择来最好地解释实施例的原理、实际应
用或优于市场中发现的技术的技术改进，或者使得本领域的其他普通技术人员能够理解本文公开的实施例。特定实施例的任何优点不一定适用于所有实施例，且特定实施例不需要使用本文中所论述的所有优点。
96.本公开可以覆盖系统和方法，和/或可以与计算机程序产品一起实现。计算机程序产品可包括其上具有用于使处理器执行本发明的各方面的计算机可读程序指令的计算机可读存储介质。
97.该介质可以是用于传播介质的电子、磁性、光学、电磁、红外或半导体系统。计算机可读介质的示例可以包括半导体或固态存储器、磁带、可移动计算机磁盘、随机存取存储器(ram)、只读存储器(rom)、刚性磁盘和光盘。光盘的当前示例包括致密盘-只读存储器(cd-rom)、致密盘-读/写(cd-r/w)、dvd和蓝光盘。
98.计算机可读存储介质可为可保留和存储供指令执行装置使用的指令的有形装置。计算机可读存储介质可以是，例如但不限于，电子存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备、或者上述的任意合适的组合。计算机可读存储介质的更具体示例的非穷尽列表包括以下各项：便携式计算机盘、硬盘、随机存取存储器(ram)、只读存储器(rom)、可擦式可编程只读存储器(eprom或闪存)、静态随机存取存储器(sram)、便携式紧凑盘只读存储器(cd-rom)、数字通用盘(dvd)、记忆棒、软盘、诸如穿孔卡之类的机械编码设备或具有记录在其上的指令的槽中的凸出结构、以及上述各项的任何合适的组合。如本文所使用的计算机可读存储介质不应被解释为暂时性信号本身，例如无线电波或其他自由传播的电磁波、通过波导或其他传输介质传播的电磁波(例如，穿过光纤电缆的光脉冲)或通过电线发射的电信号。
99.本文中所描述的计算机可读程序指令可以经由网络(例如，互联网、局域网、广域网和/或无线网络)从计算机可读存储介质下载到相应的计算/处理设备，或者下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光传输纤维、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配器卡或网络接口接收来自网络的计算机可读程序指令，并转发计算机可读程序指令以存储在相应计算/处理设备内的计算机可读存储介质中。
100.用于执行本发明的操作的计算机可读程序指令可以是汇编指令、指令集架构(isa)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或以一种或多种程序设计语言的任何组合编写的源代码或目标代码，这些程序设计语言包括面向对象的程序设计语言(诸如smalltalk、c 等)、以及常规的过程式程序设计语言(诸如“c”程序设计语言或类似程序设计语言)。计算机可读程序指令可以完全地在用户计算机上执行、部分在用户计算机上作为独立软件包执行、部分在用户计算机上部分在远程计算机上执行或者完全在远程计算机或服务器上执行。在后一种情况下，远程计算机可通过任何类型的网络(包括局域网(lan)或广域网(wan))连接至用户计算机，或者可连接至外部计算机(例如，使用互联网服务提供商通过互联网)。在一些实施例中，包括例如可编程逻辑电路、现场可编程门阵列(fpga)或可编程逻辑阵列(pla)的电子电路可以通过利用计算机可读程序指令的状态信息来使电子电路个性化来执行计算机可读程序指令，以便执行本发明的各方面。
101.下面将参照根据本发明实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述本发明。应当理解，流程图和/或框图的每个方框以及流程图和/或框图中各
方框的组合，都可以由计算机可读程序指令实现。
102.这些计算机可读程序指令可被提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器以产生机器，使得经由计算机或其他可编程数据处理装置的处理器执行的指令创建用于实现在流程图和/或框图的或多个框中指定的功能/动作的装置。也可以把这些计算机可读程序指令存储在计算机可读存储介质中，这些指令使得计算机、可编程数据处理装置、和/或其他设备以特定方式工作，从而，其中存储有指令的计算机可读存储介质包括包含实现流程图和/或框图中的或多个方框中规定的功能/动作的方面的指令的制造品。
103.也可以把计算机可读程序指令加载到计算机、其他可编程数据处理装置、或其他设备上，使得在计算机、其他可编程装置或其他设备上执行一系列操作步骤，以产生计算机实现的处理，使得在计算机、其他可编程装置或另一设备上执行的指令实现流程图和/或框图中的或多个方框中规定的功能/动作。
104.附图中的流程图和/或框图示出了根据本发明的不同实施例的系统、方法和计算机程序产品的可能实现方式的架构、功能和操作。对此，流程图或框图中的每个框可表示指令的模块、段或部分，其包括用于实现指定的逻辑功能的一个或多个可执行指令。在一些备选实现中，框中标注的功能可以不按照图中标注的顺序发生。例如，取决于所涉及的功能，连续示出的两个块实际上可以基本上同时执行，或者这些块有时可以以相反的顺序执行。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作或执行专用硬件与计算机指令的组合的专用的基于硬件的系统来实现。
105.本文中使用的术语仅用于描述具体实施方式的目的，而并非旨在限制本发明。如本文中使用的，除非上下文另有明确指示，否则单数形式“一”、“一个”和“该”旨在也包括复数形式。还应当理解，当在本说明书中使用术语“包括(comprises)”和/或“包含(comprising)”时，其指定所述特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其组合的存在或添加。
106.以下权利要求中的所有装置或步骤加上功能元件的对应结构、材料、动作和等效物旨在包括用于结合如具体要求保护的其他要求保护的元件执行所述功能的任何结构、材料或动作。已经出于说明和描述的目的呈现了本发明的描述，但并不旨在是详尽的或限于所公开形式的本发明。在不背离本发明的范围的情况下，许多修改和变化对于本领域普通技术人员将是显而易见的。选择和描述这些实施例以便最好地解释本发明的原理和实际应用，并且使本领域的其他普通技术人员能够理解本发明的具有不同修改的不同实施例，如适合于所预期的特定用途。