1.本发明涉及显示技术领域，尤其涉及一种像素驱动电路及其驱动方法、显示基板和显示装置。
背景技术：
2.随着显示技术的不断发展，显示产品的应用领域越来越广泛，对显示产品的显示质量要求越来越高，相应的显示产品的结构复杂程度和制作成本也越来越受到关注。
3.显示产品中包括多个子像素，子像素包括驱动部分和发光部分，驱动部分用于为发光部分提供驱动信号，以驱动发光部分实现发光功能。随着显示产品的分辨率不断提升，子像素的布局空间有限，子像素的布局难度不断加大，显示产品的制作成本也不断增加，考虑到这些问题，可以将所述驱动部分采用包括氧化物晶体管的驱动电路，这样能够实现在高分辨率的情况下，降低显示产品的制作成本和制作难度。
4.但是包括氧化物晶体管的驱动电路所能够实现的数据信号范围很小，对显示产品中驱动芯片的精度要求很高，而且会导致低灰阶显示画质不良的问题。
技术实现要素：
5.本发明的目的在于提供一种像素驱动电路及其驱动方法、显示基板和显示装置，用于解决包括氧化物晶体管的驱动电路所能够实现的数据信号范围很小，对显示产品中驱动芯片的精度要求很高，而且会导致低灰阶显示画质不良的问题。
6.为了实现上述目的，本发明提供如下技术方案：
7.本发明的第一方面提供一种像素驱动电路，包括：驱动晶体管和控制子电路；
8.所述驱动晶体管包括：第一栅极、第二栅极和氧化物有源层，所述驱动晶体管用于在所述第一栅极传输的第一控制信号和所述第二栅极传输的第二控制信号的控制下，实现驱动功能；
9.所述驱动晶体管的第二栅极与所述控制子电路耦接，所述控制子电路用于为其耦接的所述第二栅极提供至少两种不同的第二控制信号。
10.可选的，所述控制子电路包括第一控制单元、第二控制单元和第一保持单元；
11.所述第一控制单元分别与对应的控制信号线，对应的第一信号线和所述第二控制单元的控制端耦接，用于在对应的所述控制信号线的控制下，控制导通或断开所述第一信号线与所述第二控制单元的控制端之间的电连接；
12.所述第二控制单元还分别与对应的第二数据线和所述第二栅极耦接，用于在所述控制端接收的信号的控制下导通或断开所述第二数据线与所述第二栅极之间的电连接；
13.所述第一保持单元分别与所述第二控制单元的控制端和所述第二数据线耦接。
14.可选的，所述第一控制单元包括第一控制晶体管，所述第二控制单元包括第二控制晶体管，所述第一保持单元包括第一电容；
15.所述第一控制晶体管的栅极与对应的所述控制信号线耦接，所述第一控制晶体管
的第一极与所述第一信号线耦接，所述第一控制晶体管的第二极与所述第二控制晶体管的栅极耦接；
16.所述第二控制晶体管的第一极与对应的第二数据线耦接，所述第二控制晶体管的第一极与所述第二栅极耦接；
17.所述第一电容的第一极板与所述第二控制晶体管的栅极耦接，所述第一电容的第二极板与所述第二数据线耦接。
18.可选的，所述控制子电路包括第三控制单元和第二保持单元；
19.所述第三控制单元分别与对应的控制信号线，对应的第二数据线和所述第二栅极耦接，用于在所述控制信号线的控制下，控制导通或断开所述第二数据线与所述第二栅极之间的电连接；
20.所述第二保持单元分别与所述控制信号线和所述第二数据线耦接。
21.可选的，所述第三控制单元包括第三控制晶体管，所述第三控制晶体管的栅极与对应的控制信号线耦接，所述第三控制晶体管的第一极与对应的第二数据线耦接，所述第三控制晶体管的第二极与所述第二栅极耦接；
22.所述第二保持单元包括第二电容，所述第二电容的第一极板与所述第三控制晶体管的栅极耦接，所述第二电容的第二极板与所述第二数据线耦接。
23.可选的，所述像素驱动电路还包括：第一晶体管、第二晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和存储电容；
24.所述第一晶体管的栅极与对应的第一复位信号线耦接，所述第一晶体管的第一极与对应的第一初始化信号线耦接，所述第一晶体管的第二极与所述驱动晶体管中的第一栅极耦接；
25.所述第二晶体管的栅极与对应的扫描线耦接，所述第二晶体管的第一极与所述驱动晶体管的第二极耦接，所述第二晶体管的第二极与所述驱动晶体管的第一栅极耦接；
26.所述第四晶体管的栅极与对应的扫描线耦接，所述第四晶体管的第一极与对应的第一数据线耦接，所述第四晶体管的第二极与所述驱动晶体管的第一极耦接；
27.所述第五晶体管的栅极与对应的发光控制线耦接，所述第五晶体管的第一极与对应的电源线耦接，所述第五晶体管的第二极与驱动晶体管的第一极耦接；
28.所述第六晶体管的栅极与对应的发光控制线耦接，所述第六晶体管的第一极与所述驱动晶体管的第二极耦接，所述第六晶体管的第二极与对应的发光元件的阳极耦接；
29.所述第七晶体管的栅极与对应的第二复位信号线耦接，所述第七晶体管的第一极与对应的第二初始化信号线耦接，所述第七晶体管的第二极与对应的发光元件的阳极耦接；
30.所述存储电容的第一极板与所述驱动晶体管的第二栅极耦接，所述存储电容的第二极板与对应的电源线耦接。
31.基于上述像素驱动电路的技术方案，本发明的第二方面提供一种显示基板，包括衬底基板和上述多个像素驱动电路，所述多个像素驱动电路阵列分布于所述衬底基板上。
32.可选的，所述像素驱动电路包括的驱动晶体管中，氧化物有源层在所述衬底基板上的正投影与第一栅极在所述衬底基板上的正投影至少部分交叠，所述氧化物有源层在所述衬底基板上的正投影与第二栅极在所述衬底基板上的正投影至少部分交叠；
33.沿远离所述衬底基板的方向，所述第二栅极、所述氧化物有源层和所述第一栅极依次层叠设置。
34.可选的，所述驱动晶体管的第一极与所述第二栅极耦接的控制晶体管的电极同层同材料设置。
35.可选的，所述显示基板包括遮光层，所述第二栅极与所述遮光层同层同材料设置。
36.可选的，所述显示基板还包括电源线，所述电源线复用为所述像素驱动电路中控制子电路耦接的第一信号线。
37.可选的，所述显示基板还包括复位信号线，所述复位信号线复用为所述像素驱动电路中控制子电路耦接的控制信号线。
38.可选的，所述多个像素驱动电路划分为多行像素驱动电路和多列像素驱动电路；
39.一行像素驱动电路中的控制子电路耦接同一条控制信号线，一列像素驱动电路中的控制子电路耦接同一条第二数据线。
40.基于上述显示基板的技术方案，本发明的第二方面提供一种显示装置，包括上述显示基板。
41.基于上述像素驱动电路的技术方案，本发明的第三方面提供一种像素驱动电路的驱动方法，用于驱动上述显示基板；所述驱动方法包括：
42.复位时段，像素驱动电路中的控制子电路为其耦接的驱动晶体管的第二栅极提供第二控制信号；
43.发光时段，所述驱动晶体管在第一栅极传输的第一控制信号和所述第二栅极传输的第二控制信号的控制下，实现驱动功能。
44.本发明提供的技术方案中，设置所述驱动晶体管包括第一栅极，第二栅极和氧化物有源层，并将所述第二栅极与控制子电路耦接，接收所述控制子电路提供的第二控制信号，使得所述驱动晶体管在所述第一栅极和所述第二栅极的共同控制下，实现驱动功能。本发明提供的技术方案中，所述第二栅极提供的第二控制信号能够影响所述驱动晶体管的沟道的开启程度，在这种影响下，所述第一栅极提供的第一控制信号和所述驱动晶体管的输入电极接收的数据信号进一步控制所述驱动晶体管的栅源电压vgs，从而实现驱动像素驱动电路应用的显示装置显示不同的灰阶画面。由于在所述第二栅极的调控下，转移曲线发生转移(shift)，在所述第一栅极和所述第二栅极的共同调控下，所述驱动晶体管形成新的类转移曲线，该类转移曲线具有更大的vgs调控范围，相应的由驱动芯片提供的数据信号调节范围(即data range)也更大，从而克服氧化物驱动晶体管驱动范围窄的问题，能够实现更细腻的显示画面。
45.因此，本发明提供的技术方案中在包括所述氧化物驱动晶体管和所述控制子电路的情况下，解决了包括氧化物晶体管的驱动电路所能够实现的数据信号范围很小，对显示产品中驱动芯片的精度要求很高，而且会导致低灰阶显示画质不良的问题。
附图说明
46.此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
47.图1为本发明实施例提供的像素驱动电路的第一结构示意图；
48.图2为本发明实施例提供的像素驱动电路的第二结构示意图；
49.图3为本发明实施例提供的像素驱动电路的第三结构示意图；
50.图4为本发明实施例提供的驱动晶体管和控制晶体管的截面示意图；
51.图5为相关技术中转移曲线示意图；
52.图6为本发明实施例提供的转移曲线示意图；
53.图7为本发明实施例提供的显示基板的膜层示意图；
54.图8为本发明实施例提供的像素驱动电路采用4t1c电路结构的示意图；
55.图9为本发明实施例提供的像素驱动电路的工作时序图。
具体实施方式
56.为了进一步说明本发明实施例提供的像素驱动电路及其驱动方法、显示基板和显示装置，下面结合说明书附图进行详细描述。
57.请参阅图1、图2和图4，本发明实施例提供了一种像素驱动电路，包括：驱动晶体管t3和控制子电路10；
58.所述驱动晶体管t3包括：第一栅极t3-g1、第二栅极t3-g2和氧化物有源层t3-o，所述驱动晶体管t3用于在所述第一栅极t3-g1传输的第一控制信号和所述第二栅极t3-g2传输的第二控制信号的控制下，实现驱动功能；
59.所述驱动晶体管t3的第二栅极t3-g2与所述控制子电路10耦接，所述控制子电路10用于为其耦接的所述第二栅极t3-g2提供至少两种不同的第二控制信号。
60.示例性的，所述像素驱动电路应用于有机发光二极管(英文：organic light-emitting diode，简称oled)显示装置，但不仅限于此。
61.示例性的，所述驱动晶体管t3包括双栅氧化物晶体管，所述驱动晶体管t3包括第一栅极t3-g1、第二栅极t3-g2和氧化物有源层t3-o，所述氧化物有源层t3-o的至少部分位于所述第一栅极t3-g1和所述第二栅极t3-g2之间。
62.示例性的，所述第二栅极t3-g2接收的第二控制信号为直流信号，该直流信号可以调控。该直流信号的电压值可以选在-5v至 5v之间，例如：-5v、-4v、-3v、-2v、-1v、0v、1v、2v、3v、4v、5v等，但不仅限于此。
63.更详细地说，如图5所示，示意了常规方案中显示相邻的5个灰阶图像对应的转移曲线示意图。该5个灰阶图像相当于在转移曲线上选定5个vgs值来实现，具体参见图5中5个黑色圆点对应的vgs。从图5中能够看出，相邻的灰阶图像之间δvgs很小，这对显示产品中驱动芯片的精度要求很高，而且可能会导致低灰阶显示画质不良的问题。
64.本发明实施例提供的技术方案中，针对上述5个灰阶画面设置不同电位的第二控制信号提供给所述第二栅极t3-g2，例如：-2v、-1v、0v、1v和2v，这种情况下转移曲线会发生水平的移动，如图6中发生水平移动的五条转移曲线l1、l2、l3、l4、l5，上述5个灰阶画面对应图6中的5个黑色圆点，这样相当于将原本很小的δvgs展开，形成新的类转移曲线lx，从该类转移曲线lx能够看出相邻的灰阶图像之间δvgs较大，这样对显示产品中驱动芯片的精度要求较低，方便驱动芯片提供信号展示不同灰阶的画面，提高显示细腻程度，有利于提升低灰阶显示质量。
65.需要说明，所述控制子电路10为所述第二栅极t3-g2提供的第二控制信号能够在
所述第二栅极t3-g2上形成固定电场，所述固定电场能够影响所述氧化物有源层t3-o上形成的沟道的开启状态，同时通过所述第一栅极t3-g1上的第一控制信号和所述驱动晶体管t3的输入电极(如源极t3-s)，实现控制所述驱动晶体管t3的工作状态，实现显示不同的灰阶图像。所述驱动晶体管t3的栅源电压vgs主要受所述第一栅极t3-g1上的第一控制信号和所述驱动晶体管t3的输入电极接收的数据信号共同调控，例如：vgs＝vg-vs；vg为所述第一栅极t3-g1上的第一控制信号的电压值，vs为所述驱动晶体管t3的输入电极接收的数据信号的电压值，所述数据信号由驱动芯片提供给所述像素驱动电路耦接的数据线，进而传输至所述驱动晶体管t3的输入电极。所述驱动晶体管t3上形成的驱动电流ids与显示画面的灰阶相对应，即不同的ids对应不同的灰阶画面。
66.值得注意，本发明实施例提供的像素驱动电路应用于显示装置时，能够控制显示装置实现显示整个255灰阶。本发明实施例提供的像素驱动电路中所述第二栅极t3-g2可以提供更多种多样的电位的第二控制信号。提供的第二控制信号的电位越多，显示装置的显示画质越好。在实现显示整个255灰阶的情况下，可以根据要实现的具体灰阶画面，先确定要提供给所述第二栅极t3-g2的第二控制信号的电位，然后在该电位下，同时控制vgs来实现相应的灰阶画面。也可以在一定显示灰阶范围内将提供给所述第二栅极t3-g2的第二控制信号的电位固定不变，在这种情况下，仅控制vgs来实现相应的灰阶画面。
67.根据上述像素驱动电路的具体结构可知，本发明实施例提供的像素驱动电路中，设置所述驱动晶体管t3包括第一栅极t3-g1，第二栅极t3-g2和氧化物有源层t3-o，并将所述第二栅极t3-g2与控制子电路10耦接，接收所述控制子电路10提供的第二控制信号，使得所述驱动晶体管t3在所述第一栅极t3-g1和所述第二栅极t3-g2的共同控制下，实现驱动功能。
68.本发明实施例提供的像素驱动电路中，所述第二栅极t3-g2提供的第二控制信号能够影响所述驱动晶体管t3的沟道的开启程度，在这种影响下，所述第一栅极t3-g1提供的第一控制信号和所述驱动晶体管t3的输入电极接收的数据信号进一步控制所述驱动晶体管t3的栅源电压vgs，从而实现驱动像素驱动电路应用的显示装置显示不同的灰阶画面。由于在所述第二栅极t3-g2的调控下，转移曲线发生转移(shift)，在所述第一栅极t3-g1和所述第二栅极t3-g2的共同调控下，所述驱动晶体管t3形成新的类转移曲线，该类转移曲线具有更大的vgs调控范围，相应的由驱动芯片提供的数据信号调节范围(即data range)也更大，从而克服氧化物驱动晶体管t3驱动范围窄的问题，能够实现更细腻的显示画面。
69.因此，本发明实施例提供的像素驱动电路中在包括所述氧化物驱动晶体管t3和所述控制子电路10的情况下，解决了包括氧化物晶体管的驱动电路所能够实现的数据信号范围很小，对显示产品中驱动芯片的精度要求很高，而且会导致低灰阶显示画质不良的问题。
70.在一些实施例中，所述像素驱动电路包括2t1c(即2个晶体管1个电容)，3t1c(即3个晶体管1个电容)，4t1c(即4个晶体管1个电容)等电路结构，但不仅限于此。所述像素驱动电路中所述驱动晶体管t3的结构也可以应用于像素驱动电路包括的其他晶体管中。
71.如图8和图9所示，以所述像素驱动电路采用4t1c电路结构为例。
72.像素驱动电路包括：第一开关晶体管sw1、第二开关晶体管sw2、第三开关晶体管sw3、存储电容cst和驱动晶体管t3。
73.所述驱动晶体管t3包括：第一栅极t3-g1、第二栅极t3-g2和氧化物有源层t3-o，所
述驱动晶体管t3用于在所述第一栅极t3-g1传输的第一控制信号和所述第二栅极t3-g2传输的第二控制信号的控制下，实现驱动功能；所述驱动晶体管t3的第二栅极t3-g2与所述控制子电路10耦接，所述控制子电路10用于为其耦接的所述第二栅极t3-g2提供至少两种不同的第二控制信号。
74.在复位时段(及后续提到的初始化时段)，像素驱动电路中的控制子电路10为其耦接的驱动晶体管t3的第二栅极t3-g2提供第二控制信号；
75.发光时段，所述驱动晶体管t3在第一栅极t3-g1传输的第一控制信号和所述第二栅极t3-g2传输的第二控制信号的控制下，实现驱动功能。
76.更详细地说，在初始化时段中(初始)，扫描信号scan(n)具有使第一开关晶体管sw1关断的关断电平，而初始化信号ini(n)和参考信号ini(n-1)变为具有使第二开关晶体管sw2和第三开关晶体管sw3导通的导通电平，因此初始化电压vini被施加到驱动晶体管t3的第一栅极，并且参考电压vref被施加到驱动晶体管t3的源极节点。初始化时段可以是一个水平时段。
77.与初始化电压vini和参考电压vref的差对应的电压被充电至存储电容cst，因此驱动晶体管t3的栅极和源极之间的电压变为(vini-vref)。初始化电压vini比参考电压vref高出足以使驱动晶体管t3导通的量。例如，初始化电压vini可以是4v，而参考电压vref可以是1v。
78.在阈值电压感测时段(vth感测)的前部，扫描信号scan(n)保持使第一开关晶体管sw1关断的关断电平，初始化信号ini(n)保持使第二开关晶体管sw2导通的导通电平，这使得持续将初始化电压vini施加到驱动晶体管t3的第一栅极，并且参考信号ini(n-1)变为关断电平以使驱动晶体管t3的源极节点浮置。
79.在初始化时段中，通过在存储电容cst中所充电的电压使驱动晶体管t3导通。在阈值电压感测时段中，驱动晶体管t3的源极节点的电压由于流经驱动晶体管t3的电流而朝向栅极节点的电压上升(源极跟随)，因此，如果感测时段足够长，则驱动晶体管t3的源极的电压上升，直到施加到驱动晶体管t3的栅极节点的初始化电压与源极节点的电压之间的差与驱动晶体管t3的阈值电压vth对应为止。
80.在阈值电压感测时段(vth感测)的尾部，扫描信号scan(n)保持使第一开关晶体管sw1关断的关断电平，初始化信号ini(n)变为使第二开关晶体管sw2关断的关断电平，这使驱动晶体管t3的栅极节点浮置，并且参考信号ini(n-1)保持关断电平以使驱动晶体管t3的源极节点浮置。
81.驱动晶体管t3通过在存储电容cst中所充电的电压来保持导通状态，因此，驱动晶体管t3的源极节点的电压由于流经驱动晶体管t3的电流而上升，并且驱动晶体管t3的第一栅极的电压由于连接到源极节点的存储电容cst而上升，但其上升幅度小于源极节点的电压的上升幅度。因此，如果时间继续，则可以将与驱动晶体管t3的阈值电压对应的电压充电至存储电容cst。
82.在数据写入和迁移率感测时段中，扫描信号scan(n)变为使第一开关晶体管sw1导通的导通电平，因此，提供给数据线的数据电压被施加到驱动晶体管t3的第一栅极，并且初始化信号ini(n)和参考信号ini(n-1)保持关断电平。
83.驱动晶体管t3的第一栅极的电压迅速上升到数据电压，与栅极和源极之间的电压
差对应的电流流经驱动晶体管t3，并且驱动晶体管t3的源极节点的电压朝向施加到驱动晶体管t3的第一栅极的数据电压上升，因此，驱动晶体管t3的第一栅极和源极之间的电压差被编程为期望的灰度级。
84.就是说，当将流经驱动晶体管t3的电流表示为i＝k*(vgs-vth)2时，其中k是与电子迁移率相关的常数并且与电子迁移率成比例，在驱动晶体管t3的电子迁移率高(k具有大的值)的情况下，驱动晶体管t3的源极节点的电压迅速上升，并且vgs相对较快地降低，而在驱动晶体管t3的电子迁移率小(k具有小的值)的情况下，驱动晶体管t3的源极节点的电压缓慢上升，并且vgs相对缓慢地降低，使得流经驱动晶体管t3的电流变得与电子迁移率无关，并且可以补偿电子迁移率。
85.在发光时段(发光)中，扫描信号scan(n)变为使第一开关晶体管sw1关断的关断电平，并且初始化信号ini(n)和参考信号ini(n-1)保持关断电平。
86.与在数据写入时段期间在驱动晶体管t3的第一栅极和源极之间编程的电位差(即在存储电容器cst中编程的电位差)对应的电流流动。因此，驱动晶体管t3的源极节点的电压上升，第一栅极的电压也上升，同时保持所编程的电位差，并且源极节点的电压变得高于用于驱动发光二极管的电压，这使得发光二极管发光。
87.如图1所示，在一些实施例中，所述控制子电路10包括第一控制单元、第二控制单元和第一保持单元；
88.所述第一控制单元分别与对应的控制信号线vk1，对应的第一信号线vk2和所述第二控制单元的控制端耦接，用于在对应的所述控制信号线vk1的控制下，控制导通或断开所述第一信号线vk2与所述第二控制单元的控制端之间的电连接；
89.所述第二控制单元还分别与对应的第二数据线da2和所述第二栅极t3-g2耦接，用于在所述控制端接收的信号的控制下导通或断开所述第二数据线da2与所述第二栅极t3-g2之间的电连接；
90.所述第一保持单元分别与所述第二控制单元的控制端和所述第二数据线da2耦接。
91.示例性的，所述第一控制单元包括第一控制晶体管t8，所述第二控制单元包括第二控制晶体管t9，所述第一保持单元包括第一电容c1；所述第一控制晶体管t8的栅极与对应的所述控制信号线vk1耦接，所述第一控制晶体管t8的第一极与所述第一信号线vk2耦接，所述第一控制晶体管t8的第二极与所述第二控制晶体管t9的栅极耦接；所述第二控制晶体管t9的第一极与对应的第二数据线da2耦接，所述第二控制晶体管t9的第一极与所述第二栅极t3-g2耦接；所述第一电容c1的第一极板与所述第二控制晶体管t9的栅极耦接，所述第一电容c1的第二极板与所述第二数据线da2耦接。
92.示例性的，所述控制子电路10采用2t1c电路结构，即包括两个晶体管和一个电容，但不仅限于此。
93.示例性的，所述第一控制晶体管t8在所述控制信号线vk1传输的信号的控制下导通或截止。所述第二控制晶体管t9在所述第一信号线vk2传输的第一信号的控制下导通或截止。在所述第一控制晶体管t8导通时能够将所述第一信号传输至所述第二控制晶体管t9的栅极。在所述第二控制晶体管t9导通时能够将所述第二数据线da2传输的第二数据信号传输至所述第二栅极t3-g2，所述第二数据线da2传输的第二数据信号即提供给所述第二栅
极t3-g2的第二控制信号。
94.示例性的，所述第二数据线da2与驱动芯片耦接，由驱动芯片为其提供相应的第二数据信号。
95.如图2所示，在一些实施例中，所述控制子电路10包括第三控制单元和第二保持单元；
96.所述第三控制单元分别与对应的控制信号线vk1，对应的第二数据线da2和所述第二栅极t3-g2耦接，用于在所述控制信号线vk1的控制下，控制导通或断开所述第二数据线da2与所述第二栅极t3-g2之间的电连接；所述第二保持单元分别与所述控制信号线vk1和所述第二数据线da2耦接。
97.示例性的，所述第三控制单元包括第三控制晶体管t10，所述第三控制晶体管t10的栅极与对应的控制信号线vk1耦接，所述第三控制晶体管t10的第一极与对应的第二数据线da2耦接，所述第三控制晶体管t10的第二极与所述第二栅极t3-g2耦接；所述第二保持单元包括第二电容，所述第二电容的第一极板与所述第三控制晶体管t10的栅极耦接，所述第二电容的第二极板与所述第二数据线da2耦接。
98.示例性的，所述控制子电路10采用1t1c电路结构，即包括一个晶体管和一个电容，但不仅限于此。
99.示例性的，所述第三控制晶体管t10在所述控制信号线vk1传输的信号的控制下导通或截止。在所述第三控制晶体管t10导通时能够将所述第二数据线da2传输的第二数据信号传输至所述第二栅极t3-g2，所述第二数据线da2传输的第二数据信号即提供给所述第二栅极t3-g2的第二控制信号。
100.需要说明的是，所述像素驱动电路中，除所述控制子电路10部分，剩余的结构可以为7t1c(即包括7个晶体管和1个电容)结构，8t1c(即包括8个晶体管和1个电容)结构等，但不仅限于此。
101.如图1和图2所示，在一些实施例中，所述像素驱动电路还包括：第一晶体管t1、第二晶体管t2、第四晶体管t4、第五晶体管t5、第六晶体管t6、第七晶体管t7和存储电容cst；
102.所述第一晶体管t1的栅极与对应的第一复位信号线rst1耦接，所述第一晶体管t1的第一极与对应的第一初始化信号线vinit1耦接，所述第一晶体管t1的第二极与所述驱动晶体管t3中的第一栅极t3-g1耦接；所述第二晶体管t2的栅极与对应的扫描线ga耦接，所述第二晶体管t2的第一极与所述驱动晶体管t3的第二极(如t3-d)耦接，所述第二晶体管t2的第二极与所述驱动晶体管t3的第一栅极t3-g1耦接；所述第四晶体管t4的栅极与对应的扫描线ga耦接，所述第四晶体管t4的第一极与对应的第一数据线da1耦接，所述第四晶体管t4的第二极与所述驱动晶体管t3的第一极(如t3-s)耦接；所述第五晶体管t5的栅极与对应的发光控制线em耦接，所述第五晶体管t5的第一极与对应的电源线vdd耦接，所述第五晶体管t5的第二极与驱动晶体管t3的第一极耦接；所述第六晶体管t6的栅极与对应的发光控制线em耦接，所述第六晶体管t6的第一极与所述驱动晶体管t3的第二极耦接，所述第六晶体管t6的第二极与对应的发光元件的阳极耦接；所述第七晶体管t7的栅极与对应的第二复位信号线rst2耦接，所述第七晶体管t7的第一极与对应的第二初始化信号线vinit2耦接，所述第七晶体管t7的第二极与对应的发光元件的阳极耦接；所述存储电容cst的第一极板与所述驱动晶体管t3的第二栅极t3-g2耦接，所述存储电容cst的第二极板与对应的电源线vdd
耦接。发光元件的阴极接收负电源信号vss。
103.需要说明，所述像素驱动电路中，除所述驱动晶体管t3外，其余晶体管可选为氧化物晶体管或低温多晶硅晶体管。
104.所述像素驱动电路在工作时，每个工作周期均包括第一复位时段、写入补偿时段、第二复位时段和发光时段。
105.在所述第一复位时段，第一复位信号线rst1输入的第一复位信号处于有效电平，第一晶体管t1导通，由第一初始化信号线vinit1传输的第一初始化信号输入至驱动晶体管t3的第一栅极，使得前一帧保持在驱动晶体管t3上的栅源电压vgs被清零，实现对驱动晶体管t3的栅极的复位。
106.在写入补偿时段，所述第一复位信号处于非有效电平，第一晶体管t1截止，扫描线ga输入的扫描信号处于有效电平，控制第二晶体管t2和第四晶体管t4导通，第一数据线da1写入第一数据信号，并经所述第四晶体管t4传输至驱动晶体管t3的源极，同时，第二晶体管t2和第四晶体管t4导通，使得驱动晶体管t3形成为二极管结构，因此通过第二晶体管t2、驱动晶体管t3和第四晶体管t4配合工作，实现对驱动晶体管t3的阈值电压补偿，当补偿的时间足够长时，可控制驱动晶体管t3的栅极电位最终达到vdata vth，vdata代表第一数据信号的电压值，vth代表驱动晶体管t3的阈值电压。
107.在第二复位时段，所述扫描信号处于非有效电平，第二晶体管t2和第四晶体管t4均截止，第二复位信号线rst2输入的第二复位信号处于有效电平，控制第七晶体管t7导通，由第二初始化信号线vinit2传输的第二初始化信号输入至发光元件的阳极，控制发光元件不发光。
108.在发光时段，发光控制线em写入的发光控制信号处于有效电平，控制第五晶体管t5和第六晶体管t6导通，使得由电源线vdd传输的电源信号输入至驱动晶体管t3的源极，同时由于驱动晶体管t3的栅极保持在vdata vth，使得驱动晶体管t3导通，驱动晶体管t3对应的栅源电压为vdata vth-vdd，vdd为电源信号对应的电位，基于该栅源电压产生的驱动电流流向对应的发光元件的阳极，驱动对应的发光元件发光。
109.本发明实施例还提供了一种像素驱动电路的驱动方法，用于驱动上述实施例提供的显示基板；所述驱动方法包括：
110.复位时段，像素驱动电路中的控制子电路10为其耦接的驱动晶体管t3的第二栅极t3-g2提供第二控制信号；
111.发光时段，所述驱动晶体管t3在第一栅极t3-g1传输的第一控制信号和所述第二栅极t3-g2传输的第二控制信号的控制下，实现驱动功能。
112.示例性的，所述复位时段包括上述实施例中提到的所述第一复位时段，但不仅限于此。
113.更详细地说，以控制子电路10采用2t1c结构为例，在所述复位时段，控制信号线vk1传输的信号处于有效电平，控制所述第一控制晶体管t8导通，将所述第一信号线vk2传输的第一信号传输至第二控制晶体管t9的栅极，所述第一信号控制所述第二控制晶体管t9导通，将所述第二数据线da2传输的第二数据信号传输至所述驱动晶体管t3的第二栅极t3-g2。该第二数据信号即控制子电路10为其耦接的驱动晶体管t3的第二栅极t3-g2提供第二控制信号。
114.采用本发明实施例提供的驱动方法驱动所述显示基板，使得为所述第二栅极t3-g2提供的第二控制信号能够影响所述驱动晶体管t3的沟道的开启程度，在这种影响下，所述第一栅极t3-g1提供的第一控制信号和所述驱动晶体管t3的输入电极接收的数据信号进一步控制所述驱动晶体管t3的栅源电压vgs，从而实现驱动像素驱动电路应用的显示装置显示不同的灰阶画面。由于在所述第二栅极t3-g2的调控下，转移曲线发生转移(shift)，在所述第一栅极t3-g1和所述第二栅极t3-g2的共同调控下，所述驱动晶体管t3形成新的类转移曲线，该类转移曲线具有更大的vgs调控范围，相应的由驱动芯片提供的数据信号调节范围(即data range)也更大，从而克服氧化物驱动晶体管t3驱动范围窄的问题，能够实现更细腻的显示画面。
115.本发明实施例还提供了一种显示基板，包括衬底基板和上述实施例提供的多个像素驱动电路，所述多个像素驱动电路阵列分布于所述衬底基板上。
116.示例性的，所述显示基板包括多个子像素，所述多个子像素包括所述像素驱动电路和发光元件，所述像素驱动电路与所述发光元件的阳极耦接，用于为发光元件提供驱动信号，驱动发光元件发光。
117.示例性的，所述多个子像素包括的多个像素驱动电路呈阵列分布。所述多个像素驱动电路划分为多行像素驱动电路和多列像素驱动电路。所述多行像素驱动电路沿第二方向排列，每行像素驱动电路包括沿第一方向排列的多个像素驱动电路。所述多列像素驱动电路沿第一方向排列，每列像素驱动电路包括沿第二方向排列的多个像素驱动电路。示例性的，所述第一方向和所述第二方向相交。例如：所述第一方向包括横向，所述第二方向包括纵向。
118.示例性的，一行像素驱动电路中的控制子电路10耦接同一条控制信号线vk1，一列像素驱动电路中的控制子电路10耦接同一条第二数据线da2。这种设置方式能够降低显示基板的复杂度，降低所述显示基板的布局难度。
119.上述实施例提供的像素驱动电路中，设置所述驱动晶体管t3包括第一栅极t3-g1，第二栅极t3-g2和氧化物有源层t3-o，并将所述第二栅极t3-g2与控制子电路10耦接，接收所述控制子电路10提供的第二控制信号，使得所述驱动晶体管t3在所述第一栅极t3-g1和所述第二栅极t3-g2的共同控制下，实现驱动功能。上述实施例提供的像素驱动电路中，所述第二栅极t3-g2提供的第二控制信号能够影响所述驱动晶体管t3的沟道的开启程度，在这种影响下，所述第一栅极t3-g1提供的第一控制信号和所述驱动晶体管t3的输入电极接收的数据信号进一步控制所述驱动晶体管t3的栅源电压vgs，从而实现驱动像素驱动电路应用的显示装置显示不同的灰阶画面。由于在所述第二栅极t3-g2的调控下，转移曲线发生转移(shift)，在所述第一栅极t3-g1和所述第二栅极t3-g2的共同调控下，所述驱动晶体管t3形成新的类转移曲线，该类转移曲线具有更大的vgs调控范围，相应的由驱动芯片提供的数据信号调节范围(即data range)也更大，从而克服氧化物驱动晶体管t3驱动范围窄的问题，能够实现更细腻的显示画面。解决了包括氧化物晶体管的驱动电路所能够实现的数据信号范围很小，对显示产品中驱动芯片的精度要求很高，而且会导致低灰阶显示画质不良的问题。
120.本发明实施例提供的显示基板在包括上述像素驱动电路时同样具有上述有益效果，此处不再赘述。
121.如图4所示，在一些实施例中，所述像素驱动电路包括的驱动晶体管t3中，氧化物有源层t3-o在所述衬底基板上的正投影与第一栅极t3-g1在所述衬底基板上的正投影至少部分交叠，所述氧化物有源层t3-o在所述衬底基板上的正投影与第二栅极t3-g2在所述衬底基板上的正投影至少部分交叠；沿远离所述衬底基板的方向，所述第二栅极t3-g2、所述氧化物有源层t3-o和所述第一栅极t3-g1依次层叠设置。需要说明的是，图4中还是示意了绝缘层20和第二控制晶体管t9(或第三控制晶体管t10)的第二极30。
122.示例性的，如图7所示，所述显示基板包括沿远离所述衬底基板70的方向依次层叠设置的缓冲层bf，第一有源层poly，第一栅极绝缘层gi1，第一栅金属层gate1，第二栅极绝缘层gi2，第二栅金属层gate2，第三栅极绝缘层gi3，第二有源层act，第四栅极绝缘层gi4，第三栅金属层gate3，层间绝缘层ild，第一源漏金属层sd1，钝化层pvx，第一平坦层pln1，第二源漏金属层sd2，第二平坦层pln2，第三源漏金属层sd3，第三平坦层pln3，阳极层ano，像素界定层pdl，发光功能层el，阴极层cath，第一无机封装层cvd1，有机封装层ijp，第二无机封装层cvd2。所述显示基板还可以包括遮光层，所述遮光层位于所述第一有源层poly与所述衬底基板70之间。
123.示例性的，所述驱动晶体管t3的第一极(如t3-s)和第二极(如t3-d)与所述第二栅极t3-g2耦接的控制晶体管的电极(如图4中的标记30)同层同材料设置。所述驱动晶体管t3的第一极和第二极与所述控制晶体管的第一极和第二极均采用有所述第一源漏金属层制作。
124.示例性的，所述显示基板包括遮光层，所述第一栅极t3-g1与所述遮光层同层同材料设置。所述遮光层采用金属材料钼(mo)制作，具体可以先沉积形成mo材料层，然后对其图案化形成所述遮光层和所述第二栅极t3-g2。
125.如图3所示，在一些实施例中，所述显示基板还包括电源线vdd，所述电源线vdd复用为所述像素驱动电路中控制子电路10耦接的第一信号线vk2。
126.示例性的，所述电源线vdd与所述像素驱动电路中的第五晶体管t5的第一极和所述存储电容cst的第二极板耦接。
127.将所述电源线vdd复用为所述像素驱动电路中控制子电路10耦接的第一信号线vk2，不需要在显示基板中额外制作第一信号线vk2，简化了显示基板的制作工艺流程，降低了显示基板的复杂程度。
128.如图3所示，在一些实施例中，所述显示基板还包括复位信号线，所述复位信号线复用为所述像素驱动电路中控制子电路10耦接的控制信号线vk1。
129.示例性的，所述复位信号线与所述驱动电路中的第一晶体管t1和第七晶体管t7耦接。
130.将所述复位信号线复用为所述像素驱动电路中控制子电路10耦接的控制信号线vk1，不需要在显示基板中额外制作控制信号线vk1，简化了显示基板的制作工艺流程，降低了显示基板的复杂程度。
131.本发明实施例还提供了一种显示装置，包括上述实施例提供的显示基板。
132.需要说明的是，所述显示装置可以为：电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件，其中，所述显示装置还包括柔性电路板、印刷电路板和背板等。
133.上述实施例提供的显示基板解决了包括氧化物晶体管的驱动电路所能够实现的数据信号范围很小，对显示产品中驱动芯片的精度要求很高，而且会导致低灰阶显示画质不良的问题。本发明实施例提供的显示装置在包括上述显示基板时，同样具有上述有益效果，此处不再赘述。
134.需要说明的是，本发明实施例的“同层”可以指的是处于相同结构层上的膜层。或者例如，处于同层的膜层可以是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺对该膜层图案化所形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的。这些特定图形还可能处于不同的高度或者具有不同的厚度。
135.在本发明各方法实施例中，所述各步骤的序号并不能用于限定各步骤的先后顺序，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，对各步骤的先后变化也在本发明的保护范围之内。
136.需要说明，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于产品实施例，所以描述得比较简单，相关之处参见产品实施例的部分说明即可。
137.除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”、“耦接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
138.可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
139.在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
140.以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。